

RX64Mグループ ルネサスマイクロコンピュータ

R01DS0173JJ0100 Rev.1.00 2014.07.31

120MHz、32ビットRX MCU、FPU内蔵、240 DMIPS、

最大4Mバイトフラッシュメモリ、512KバイトSRAM、IEEE1588対応Ether MAC、バッテリチャージ付USB2.0 フルスピード、SD Host I/F(オプション)、Quad SPI、CANなど多種多様な通信機能、12ビットA/Dコンバー タ、RTC、暗号機能(オプション)、音源用シリアルI/F、CMOSカメラI/F

特長

■ 32 ビット RXv2 CPU コア内蔵

- 最大動作周波数 120MHz
 - 240DMIPS の性能 (120MHz 動作時)
- 32 ビット単精度浮動小数点 (IEEE754 に準拠)
- 2種類の積和演算器 (メモリ間、レジスタ間)
- 32 ビット乗算器 (最速1クロックで実行)
- 除算器(最速2クロックで実行)
- 高速割り込み
- 5段パイプラインの CISC ハーバードアーキテクチャ
- 可変長命令形式:コードを大幅に短縮
- メモリプロテクションユニット (MPU) 対応
- JTAG および FINE (2線式) の2種類のデバッグインタ フェース

■消費電力低減機能

- 2.7V ~ 3.6V 動作の単一電源
- 全周辺機能サポート時、0.3mA/MHz(Typ.)の消費電力
- 専用電源で動作可能な RTC
- 4種類の低消費電力モード

■内蔵コードフラッシュメモリ(ウェイトなし)

- 最大 4M バイトまでをサポート
- 120MHz 動作、8.3ns 読み出しサイクル (ウェイトなし)
- オンボードおよびオフボードによるユーザ書き込み
- Back Ground Operation (BGO) によるプログラミング / イレーズ

■内蔵データフラッシュメモリ

- 64K バイト (100k 回イレーズ可能)
- Back Ground Operation (BGO) によるプログラミング /

■内蔵 SRAM

- 512K バイト SRAM (ノーウェイト)
- 32K バイト ECC 付き RAM (1 ウェイト、シングルエラー 訂正 / ダブルエラー検出) 8K バイト スタンバイ RAM (ディープソフトウェアスタ
- ンバイモード時、バックアップ可能)

■データ転送機能

- DMAC: 8ch 内蔵
- DTC
- EXDMAC: 2ch 内蔵
- イーサネットコントローラ専用 DMAC: 3ch (176/177pin), 2ch (100/144/145pin)

■リセットおよび電源電圧制御

- パワーオンリセット (POR) 内蔵
- 低電圧検出機能(LVD)の設定可能

- 外部水晶発振、内部 PLL 对応 8MHz ~ 24MHz
- 内部 240kHz LOCO、16/18/20MHz から選択可能な HOCO を
- IWDTa 用 120kHz クロック

■リアルタイムクロック内蔵

- 補正機能(30秒、うるう年、誤差) 時計カウント、バイナリカウントモードを選択可能 時間キャプチャ機能
- - (イベント端子入力で時間をキャプチャ)

■独立ウォッチドッグタイマ内蔵

• 120kHz (LOCO の 1/2) クロック動作

■ IEC60730 対応機能内蔵

- 発振停止検出、周波数測定機能、CRC、IWDTa、A/D 自己
- 診断など 重要なレジスタの書き換え保護が可能なメモリプロテク ションユニット内蔵





PLBG0176GA-A 13×13mm、0.8mmピッチ

■多種多様な通信機能を内蔵

- IEEE1588 対応 Ether-MAC を内蔵(176、177pin は 2ch)
- バッテリチャージ付USB2.0フルスピードホスト/ファ ション/OTG (1ch) PHY 内蔵 (176、177pin のみ)
- USB2.0 フルスピード ホスト/ファンクション/OTG(1ch) PHY 内蔵(1ch)
- CAN (ISO11898-1 準拠)、32 メールボックス内蔵 (最大 3ch)
- 多彩な機能に対応した SCIg、h (最大 9ch) 調歩同期式モード/クロック同期式モード/スマートカー ドインタフェースモード/簡易 SPI/ 簡易 I²C/ 拡張シリア ルモードから選択 16 バイトの送受信 FIFO 搭載 SCIFA(最大 4ch)
- I²C バスインタフェース 最大 1Mbps 転送 (最大 2ch)
- RSPIa (1ch) に加え 4 線式の QSPI (1ch) を搭載
- CMOS カメラ I/F 用のパラレルデータキャプチャユニット
- (PDC) を内蔵 (100 ピン版を除く) SD Host I/F (オプション: 1ch) SD メモリ /SDIO 1 or 4 ビッ ト SD バスをサポート

■外部アドレス空間

- 高速動作バス @60MHz (max)
- 8つの CS 領域をサポート
- エリアごとに 8/16/32 ビットバス空間を選択可能
- 独立した SDRAM 空間 (128M バイト)

■最大 29 本の拡張タイマ機能

- 16 ビット TPUa、MTU3a、GPTa: インプットキャプチャ、アウトプットコンペア、PWM 波形出力
 8 ビット TMRa (4ch)、16 ビット CMT (4ch)、32 ビット
- CMTW (2ch)

■ 12 ビット A/D コンパータ内蔵

- 12 ビット×2 ユニット (ユニット0:8ch、ユニット1: 21ch)
- 自己診断機能
- アナログ入力断線検出機能

■ 12 ビット D/A コンパータ内蔵: 2ch

● 内蔵オペアンプ出力/スルー出力選択可能

■チップ内部の温度を計測可能な温度センサを内蔵

■暗号機能(オプション)

- AES (鍵長 128/196/256 ビット)
- DES (鍵長 56 ビット (DES)、3×56 ビット (T-DES))
- SHA (SHA-1 (128), SHA-2 (224/256), HMAC (160/ 224/256))

■最大 127 本の汎用入出力ポート内蔵

5Vトレラント、オープンドレイン、入力プルアップ、駆 動能力切り替え機能

■動作周囲温度

-40 °C ~ +85 °C

1. 概要

1.1 仕様概要

表 1.1 に仕様概要を、表 1.2 にパッケージ別機能比較一覧を示します。

表 1.1 の仕様概要には最大仕様を掲載しており、周辺モジュールのチャネル数はパッケージのピン数、およびコードフラッシュメモリ容量によって異なります。詳細は、「表 1.2 パッケージ別機能比較一覧」を参照してください。

表 1.1 仕様概要 (1 / 9)

| 分類 | モジュール/機能 | 説明 |
|-------|-------------|--|
| CPU | 中央演算処理装置 | 最大動作周波数: 120MHz 32ビットRX CPU (RXv2) 最小命令実行時間: 1命令1クロック アドレス空間: 4Gバイト・リニアアドレス レジスタ 汎用レジスタ: 32ビット×16本 制御レジスタ: 32ビット×2本 基本命令: 75種類 浮動小数点演算命令: 11種類 DSP機能命令: 23種類 アドレッシングモード: 11種類 データ配置 命令: リトルエンディアン データ配置 命令: リトルエンディアン/ビッグエンディアンを選択可能 32ビット乗算器: 32ビット×32ビット→64ビット 除算器: 32ビット÷32ビット バレルシフタ: 32ビット |
| | FPU | 単精度浮動小数点数(32ビット)IEEE754に準拠したデータタイプ、および例外 |
| メモリ | コードフラッシュメモリ | 容量:2M/2.5M/3M/4Mバイト 120MHz、ノーウェイトアクセス オンボードプログラミング:4種類 オフボードプログラミング(パラレルライタモード) Trusted Memory (TM) 機能による、ブロック8,9に格納したプログラムは命令実行のみ可能、データリード防止機能を実現 |
| | データフラッシュメモリ | ● 容量:64Kバイト ● プログラム/イレーズ回数:100000回 |
| | RAM | 容量:512Kバイト120MHz、ノーウェイトアクセス |
| | ECC付きRAM | 容量:32Kバイト120MHz,1ウェイトアクセスSEC-DED(シングルエラー訂正/ダブルエラー検出) |
| | スタンバイ RAM | 容量:8KバイトPCLKB同期:60MHz max, 2サイクルアクセス |
| 動作モード | | リセット解除時のモード設定端子による動作モードシングルチップモード ブートモード (SCIインタフェース) ブートモード (USBインタフェース) ユーザブートモード レジスタ設定による動作モードの選択シングルチップモード、ユーザブートモード 内蔵ROM無効拡張モード 内蔵ROM有効拡張モード エンディアン選択可能 |

表 1.1 仕様概要 (2 / 9)

| 分類 | モジュール/機能 | 説明 |
|--------|----------------------------|---|
| クロック | クロック発生回路 | メインクロック発振器、サブクロック発振器、低速および高速オンチップオシレータ、PLL周波数シンセサイザ、IWDT専用オンチップオシレータ 周辺モジュールクロックの周波数をシステムクロックの周波数より高速に設定可能 メインクロック発振停止検出:あり システムクロック(ICLK)、周辺モジュールクロック(PCLKA, PCLKB, PCLKC, PCLKD)、FlashIFクロック(FCLK)、外部バスクロック(BCLK)を個別に設定可能CPU、バスマスタなどのシステム系は、ICLK同期:120MHz maxMTU3, GPT, RSPI, SCIFA, USBA, ETHERC, EPTPC, EDMAC, AESの周辺モジュールは、PCLKA同期:120MHz max上記以外の周辺モジュールは、PCLKB同期:60MHz maxS12AD(ユニット0)のADCLKはPCLKC同期:60MHz maxS12AD(ユニット1)のADCLKはPCLKC同期:60MHz maxFlash IFは、FCLK同期:60MHz max外部バスに接続するデバイスは、BCLK同期:60MHz max 高速オンチップオシレータHOCOをPLL回路のリファレンスクロックとして逓倍可能 |
| リセット | | 9種類のリセットを内蔵 RES#端子リセット: RES#端子がLowで発生 パワーオンリセット: RES#端子がHighで、VCC = AVCC0 = AVCC1の上昇時発生 電圧監視0リセット: VCC = AVCC0 = AVCC1の下降時発生 電圧監視1リセット: VCC = AVCC0 = AVCC1の下降時発生 電圧監視2リセット: VCC = AVCC0 = AVCC1の下降時発生 電圧監視2リセット: VCC = AVCC0 = AVCC1の下降時発生 ディープソフトウェアスタンバイリセット: ディープソフトウェアスタンバイモード解除の割り込みで発生 独立ウォッチドッグタイマリセット: 独立ウォッチドッグタイマのアンダフローまたはリフレッシュエラーで発生 ウォッチドッグタイマのアンダフローまたはリフレッシュエラーで発生 ソフトウェアリセット: レジスタ設定で発生 |
| パワーオンリ | セット | RES#端子をHighにして電源投入すると、内部リセットを発生 VCC = AVCC0 = AVCC1が電圧検出レベルを超えると、一定時間経過後解除 |
| 電圧検出回路 | (LVDA) | VCC = AVCC0 = AVCC1端子に入力する電圧を監視し、内部リセットまたは内部割り込みを発生 ● 電圧検出回路0 内部リセット発生可能 オプション設定メモリで有効/無効を選択可 電圧検出レベル:3レベルから選択可(2.94V,2.87V,2.80V) ● 電圧検出回路1,2 電圧検出回路1,2 電圧検出ロベル:3レベルから選択可(2.99V,2.92V,2.85V) デジタルフィルタ機能有り(LOCOの2/4/8/16分周) 内部リセット発生可能 ● リセット解除タイミング2種類選択可 内部割り込み要求可能 ● 上昇検知/下降検知選択可 ■ マスカブルもしくはノンマスカブル選択可 電圧検出モニタ機能有り イベントリンク機能有り |
| 低消費電力 | 消費電力低減機能 バッテリバックアップ | モジュールストップ機能 4種類の低消費電力状態 スリープモード、全モジュールクロックストップモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード VCC端子が低下したとき、VBATT端子からのバッテリ電源で時計動作(RTC)が可能 |
| 割り込み | 機能 割り込みコントローラ (ICUA) | 周辺機能割り込み:要因数293 外部割り込み:要因数16 (IRQ0~IRQ15端子) ソフトウェア割り込み:要因数2 ノンマスカブル割り込み:要因数7 16レベルの割り込み優先順位を設定可能 割り込み要因選択方式: 割り込みベクタは256ベクタで構成(128要因は固定ベクタ。残り156要因から128ベクタを選択) |

表1.1 仕様概要 (3 / 9)

| 分類 | モジュール/機能 | 説明 |
|---------|-------------------------------|---|
| 外部バス拡張 | | 外部アドレス空間を8つのエリア (CS0~CS7) に分割して管理各エリアの領域:16Mバイト (CS0~CS7) エリアごとにチップセレクト (CS0#~CS7#) 出力可能 エリアごとに8ビットバス空間/16ビットバス空間/32ビットバス空間を選択可能 エリアごとにエンディアンを設定可能 (データのみ) SDRAMインタフェース接続可能 バス形式:セパレートバス、マルチプレクスバス ウェイト制御可能 ライトバッファ機能 |
| DMA | DMAコントローラ (DMACAa) | ● 8チャネル ● 転送モード:ノーマル転送モード、リピート転送モード、ブロック転送モード ● 起動要因:ソフトウェアトリガ、外部割り込み、周辺機能割り込み |
| | EXDMAコントローラ (EXDMACa) | 2チャネル 転送モード: ノーマル転送モード、リピート転送モード、ブロック転送モード、クラス タ転送モード EDACKn信号によるシングルアドレス転送が可能 起動要因: ソフトウェアトリガ、外部DMA転送要求(EDREQn)、周辺機能割り込み |
| | データトランスファ コントローラ (DTCa) | 転送モード:ノーマル転送モード、リピート転送モード、ブロック転送モード起動要因:外部割り込み、周辺機能割り込み |
| I/Oポート | 汎用入出力ポート | 177ピンTFLGA(計画中)、176ピンLFBGA(計画中)、176ピンLQFP 入出力:127 入力:1 プルアップ抵抗:127 オープンドレイン出力:127 5Vトレラント:19 145ピンTFLGA(計画中)、144ピンLQFP 入出力:111 入力:1 プルアップ抵抗:111 オープンドレイン出力:111 5Vトレラント:18 100ピンTFLGA(計画中)、100ピンLQFP 入出力:78 入力:1 プルアップ抵抗:78 オープンドレイン出力:78 5Vトレラント:17 |
| イベントリンク | クコントローラ(ELC) | 割り込み要求等のイベントでCPUを介さずタイマカウント等の機能が連動可能 119種類の内部イベントを自由に組み合わせて接続間の機能を連動可能 周辺機能のイベントで出力端子の状態を変更可能(ポートB、E) 入力端子の変化で周辺機能が連動可能(ボートB、E) |

表 1.1 仕様概要 (4 / 9)

| 分類 | モジュール/機能 | 説明 |
|-----|--------------------------------------|---|
| タイマ | 16ビットタイマパルスユニット(TPUa) | (16ビット×6チャネル)×1ユニット 最大16本のパルス入出力が可能 チャネルごとに7種類または8種類のカウントクロックを選択可能 インプットキャプチャ/アウトプットコンペア機能をサポート 最大15相のPWM波形を出力するPWMモード チャネルによりバッファ動作、位相計数モード(2相エンコーダ入力)、カスケード接続動作(32ビット×2チャネル)をサポート PPGの出力トリガを生成可能 A/Dコンバータの変換開始トリガを生成可能 インプットキャプチャ端子におけるデジタルフィルタ機能 ELCによるイベントリンク機能をサポート |
| | マルチファンクションタ イマパルスユニット3 (MTU3a) | ● 9チャネル(16ビット×8チャネル、32ビット×1チャネル) ● 最大16本のパルス入出力、および3本のパルス入力が可能 ● 13種類のカウントクロック(PCLKA/1, PCLKA/2, PCLKA/4, PCLKA/8, PCLKA/16, PCLKA/32, PCLKA/64, PCLKA/256, PCLKA/1024, MTCLKA, MTCLKB, MTCLKC, MTCLKD)を選択可能 (チャネル1, 3, 4は11種類、チャネル2は12種類、チャネル5, 6, 7, 8は9種類) ● インプットキャプチャ機能 ● 39本のアウトブットコンペアレジスタ兼インブットキャプチャレジスタ ● カウンタクリア動作(コンペアマチ/インブットキャプチャによる同時クリア可能) ● 複数のタイマカウンタ(TCNT)への同時書き込み ● カウンタの同期動作による各レジスタの同期入出力 ● バッファ動作 ● カスケード接続動作 ● 43種類の割り込み要因 ● レジスタデータの自動転送 ● パルス出力モード トグル/PWM/相補PWM/リセット同期PWM ● 相補PWM 出力モード 3相のインバータ制御用ノンオーバラップ波形を出力デッドタイム自動設定 PWMのデューティ比を0~100%任意に設定可能 A/D変換要求ディレイド機能 山/谷割り込み間引き機能 ダブルバッファ機能 ● リセット同期PWMモード 任意のデューティ比の正相/逆相PWM波形を3相出力 ● 位相計数モード:16ビットモード(チャネル1, 2)/32ビットモード(チャネル1, 2) デッドタイム補償用カウンタ機能 A/Dコンバータの変換開始トリガを生成可能 A/Dコンバータの変換開始トリガを生成可能 A/Dコンバータ開始間引き機能 インブットキャブチャ、外部カウントクロック端子におけるデジタルフィルタ機能 PPGの出カトリガを生成可能 ELCによるイベントリンク機能をサポート |
| | ポートアウトプット イネーブル3(POE3a) | ELCによるイベンドリング機能をサポート MTU3/GPT波形出力端子のハイインピーダンス制御 POE0, POE4, POE8, POE10, POE11の5つの入力端子による起動 出力短絡検出(PWM出力が同時にアクティブレベルになったことを検出)による起動 発振停止検出/ソフトウェアによる起動 出力制御対象端子をプログラマブルに追加制御可能 |

表 1.1 仕様概要 (5 / 9)

| 分類 | モジュール/機能 | 説明 |
|-----|---------------------------|---|
| タイマ | 汎用PWMタイマ (GPTa) | 16ビット×4チャネル 各カウンタは、アップカウントもしくはダウンカウント(のこぎり波)、アップダウンカウント(三角波)が選択可能 チャネルごとに4種類のカウントクロック(PCLKA/1, PCLKA/4, PCLKA/8, PCLKA/16)から選択可能 チャネルごとに2本の入出力端子 チャネルごとにアウトブットコンペア/インプットキャプチャ用レジスタが2本 各チャネル2本のアウトプットコンペア/インブットキャプチャレジスタに対し、それぞれバッファレジスタとして4本のレジスタがあり、バッファ動作しないときにはコンペアレジスタとしても動作可能 アウトプットコンペア動作時に山/谷それぞれバッファ動作可能で左右非対称なPWM波形を生成 チャネルごとにフレーム周期用レジスタを搭載(オーバフロー/アンダフローで割り込み可能) それぞれのカウンタを同期動作可能 同期動作のモード(同時または任意のタイミングでずらす(位相シフトに対応)) PWM動作の際にデットタイム生成が可能 3つのカウンタを組み合わせ、デットタイム付きの3相PWM波形を生成可能 外部/内部トリガによりカウントスタート/クリア/ストップ可能 内部トリガ要因として、内蔵コンパレータ出力、ソフトウェア、コンペアマッチ インプットキャプチャ、外部トリガ端子におけるデジタルフィルタ機能 ELCによるイベントリンク機能をサポート |
| | プログラマブルパルス ジェネレータ(PPG) | (4ビット×4グループ)×2ユニット MTU3、またはTPUからの出力をトリガとしてパルスを出力 最大32本のパルス出力 |
| | 8ビットタイマ(TMRb) | (8ビット×2チャネル)×2ユニット 7種類の内部クロック(PCLKB/1, PCLKB/2, PCLKB/8, PCLKB/32, PCLKB/64, PCLKB/1024, PCLKB/8192)と外部クロックを選択可能 任意のデューティ比のパルス出力やPWM出力が可能 2チャネルをカスケード接続し16ビットタイマとして使用可能 A/Dコンバータの変換開始トリガを生成可能 SCI5, SCI6, SCI12のボーレートクロック生成可能 ELCによるイベントリンク機能をサポート |
| | コンペアマッチタイマ (CMT) | (16ビット×2チャネル)×2ユニット 4種類のクロック(PCLKB/8, PCLKB/32, PCLKB/128, PCLKB/512)を選択可能 ELCによるイベントリンク機能をサポート |
| | コンペアマッチタイマW (CMTW) | (32ビット×1チャネル)×2ユニット コンペアマッチ、インプットキャプチャ入力およびアウトプットコンペア出力が可能 4種類のクロック (PCLKB/8, PCLKB/32, PCLKB/128, PCLKB/512) を選択可能 コンペアマッチ、インプットキャプチャ、およびアウトプットコンペア発生時、割り込み要求の発生を選択可能 ELCによるイベントリンク機能をサポート |
| | リアルタイムクロック (RTCd) | クロックソース:メインクロック、サブクロック 時計カウント/秒単位の32ビットバイナリカウントを選択可能 時計/カレンダ機能 割り込み要因:アラーム割り込み、周期割り込み、析上げ割り込み バッテリバックアップ動作 3値タイムキャプチャ機能 ELCによるイベントリンク機能をサポート |
| | ウォッチドッグタイマ (WDTA) | 14 ビット×1チャネル 6種類のカウントクロック(PCLKB/4, PCLKB/64, PCLKB/128, PCLKB/512, PCLKB/2048, PCLKB/8192)を選択可能 |
| | 独立ウォッチドッグタイマ(IWDTa) | 14 ビット×1チャネル カウントクロック: IWDT専用オンチップオシレータ IWDT専用クロック/1、IWDT専用クロック/16、IWDT専用クロック/32、IWDT専用クロック/64、IWDT専用クロック/128、IWDT専用クロック/256 ウィンドウ機能: ウィンドウ開始/終了位置を設定可能(リフレッシュ許可/禁止期間) ELCによるイベントリンク機能をサポート |

表 1.1 仕様概要 (6 / 9)

| 分類 | モジュール/機能 | 説明 |
|------|---|--|
| 通信機能 | イーサネットコントロー ラ(ETHERC) | 2チャネル イーサネット/IEEE802.3 フレームの送受信 10Mbps および100Mbps 転送への対応 全二重モードおよび半二重モード対応 IEEE802.3u 規格のMII (Media Independent Interface) および RMII (Reduced MediaIndependent Interface) に対応 Magic Packet^{TM (注1)} の検出およびWake-On-LAN (WOL) 信号の出力 IEEE802.3x 規格のフロー制御準拠 マルチキャストフレームのフィルタリング機能をサポート フレームデータを2チャネル間でカットスルーによりダイレクト転送可能 |
| | イーサネットコントロー ラ用PTPコントローラ (EPTPC) | ● イーサネットコントローラ(ETHERC)に接続することでIEEE1588規格に準拠 ● タイムスタンプの一致により、MTU3, GPTのカウント動作開始が可能 |
| | イーサネットコントロー ラ用DMAコントローラ (EDMACa) | 3チャネル(各EDMACは、ラウンドロビン方式で優先順位を決定) ETHERC用:2チャネル、EPTPC用:1チャネル ディスクリプタ管理方式によるCPU負荷の軽減 送信FIFO:2Kバイト、受信FIFO:4Kバイト |
| | USB2.0 FS ホスト/ファ ンクションモジュール (USBb) | USB2.0 FSに対応したUDC (USB Device Controller) およびトランシーバを内蔵 1ポート USBバージョン2.0準拠 転送スピード:フルスピード (12Mbps)、ロースピード (1.5Mbps) (ホストのみ) セルフパワーモードおよびバスパワードの両方に対応 OTG (On-The-Go) に対応 (ロースピードは未対応) 通信バッファとして2KバイトのRAMを内蔵 外付けPull-Up抵抗、Pull-Down抵抗が不要 |
| | バッテリチャージ付 USB2.0 FS ホスト/ファ ンクションモジュール (USBA) | USB2.0 FSに対応したUDC (USB Device Controller) およびトランシーバを内蔵 1ポート (176 ピン版のみ) USBバージョン2.0準拠 転送スピード:フルスピード (12Mbps)、ロースピード (1.5Mbps) (ホストのみ) セルフパワーモードおよびバスパワードの両方に対応 OTG (On-The-Go) に対応 (ロースピードは未対応) 通信バッファとして8.5KバイトのRAMを内蔵 外付けPull-Up抵抗、Pull-Down抵抗が不要 |
| | シリアルコミュニケー ションインタフェース (SCIg, SCIh) | ● 9チャネル: (SCIg:8チャネル+SCIh:1チャネル) ● SCIg シリアル通信方式:調歩同期式/クロック同期式/スマートカードインタフェースマルチプロセッサ機能 内蔵ボーレートジェネレータで任意のビットレートを選択可能 LSBファースト/MSBファーストを選択可能 TMRからの平均転送レートクロック入力が可能(SCI5, SCI6, SCI12)スタートビット検出:レベルおよびエッジを選択可能簡易I²Cサポート簡易SPIサポート 9ビット転送モードをサポート ビットレートモジュレーション機能をサポート 倍速モードをサポート ELCによるイベントリンク機能をサポート(チャネル5のみ) ● SCIh(SCIgに以下の機能を付加)スタートフレーム、インフォメーションフレームから構成されるシリアル通信プロトコルをサポート LINフォーマットをサポート |
| | FIFO内蔵シリアルコ ミュニケーションインタ フェース(SCIFA) | 4チャネル シリアル通信方式:調歩同期式/クロック同期式 内蔵ボーレートジェネレータで任意のビットレートを選択可能 LSBファースト/MSBファーストを選択可能 送信部、受信部ともに16バイトのFIFOバッファ構造による連続送信、受信が可能 ビットレートモジュレーション機能をサポート 倍速モードをサポート |

表 1.1 仕様概要 (7 / 9)

| 分類 | モジュール/機能 | 説明 |
|-----------------|--------------------------------------|--|
| 通信機能 | I ² Cバス インタフェース(RIICa) | 2チャネル (チャネル0のみFM+に対応可能) 通信フォーマット 1²Cバスフォーマット/SMBusフォーマット マルチマスタ対応 最大転送レート: 1Mbps (チャネル0) ELCによるイベントリンク機能をサポート |
| | CANモジュール(CAN) | 3チャネルISO11898-1仕様に準拠(標準フレーム/拡張フレーム)32メールボックス/チャネル |
| | シリアルペリフェラル インタフェース (RSPla) | 1チャネル RSPI転送機能 MOSI (Master Out Slave In)、MISO (Master In Slave Out)、SSL (Slave Select)、RSPCK (RSPI Clock) 信号を使用して、SPI動作 (4線式) /クロック同期式動作 (3線式) でシリアル通信が可能 マスタ/スレーブモードでのシリアル通信が可能 データフォーマット MSBファースト/LSBファーストの切り替え可能 転送ビット長を8~16, 20, 24, 32 ビットに変更可能 送信/受信バッファは128 ビット 一度の送受信で最大4フレームを転送 (1フレームは最大32 ビット) バッファ構成 送信/受信バッファ構成はダブルバッファ マスタ受信時、RSPCKは受信バッファフルで自動停止可能 ELCによるイベントリンク機能をサポート |
| | クワッドシリアルペリ フェラルインタフェース (QSPI) | 1チャネル マルチI/O (Single/Dual/Quad) 対応のシリアルフラッシュメモリと接続可能 プログラマブルなビット長、クロック極性、クロック位相を選択可能 転送をシーケンシャルに実行可能 MSBファースト/LSBファーストの選択可能 |
| シリアルサウ (SSI) | ンドインタフェース | 2チャネル 全二重通信可能(チャネル0のみ) 多様なシリアルオーディオフォーマットをサポート マスタ/スレーブ機能をサポート ビットクロック周波数を4種類(16fs, 32fs, 48fs, 64fs) から選択可能 8/16/18/20/22/24 ビットデータフォーマットをサポート 送受信用8段FIFO内蔵 データ転送停止時にSSIWSを停止するかしないかを選択可能 |
| サンプリング | レートコンバータ(SRC) | 1チャネル データ形式:ステレオ32ビット(L/R各16ビット)、モノラル16ビット 入力サンプリングレート:8kHz/11.025kHz/12kHz/16kHz/22.05kHz/24kHz/32kHz/44.1kHz/48kHz 出力サンプリングレート:32kHz/44.1kHz/48kHz/8kHz (注2) /16kHz (注2) |
| SDホストイン | ッタフェース(SDHI) ^(注4) | 1チャネル 転送スピード:ハイスピードモード (3.75MB/s)、デフォルトスピードモード (3.25MB/s) SDメモリ/IOカードインタフェース (1 ビット/4 ビットSDバス) SD Specifications Part 1: Physical Layer Specification Ver.3.01 準拠 (DDR未対応) Part E1: SDIO Specification Ver. 3.00 エラーチェック機能: CRC7 (コマンド)、CRC16 (データ) 割り込み要因:カードアクセス割り込み、SDIOアクセス割り込み、カード検出割り込み DMA転送要因:SD_BUFライト、SD_BUFリード カード検出機能、ライトプロテクトをサポート |
| MMCホスト1 | インタフェース(MMCIF) | 1チャネル 転送スピード:ハイスピードモード (15MB/s)、デフォルトスピードモード (10MB/s) JEDEC STANDARD JESD84-A441準拠 (DDR未対応) Multi Media Card (MMC) とのインタフェース データバス:1ビット/4ビット/8ビットMMCモードに対応 割り込み要因:カード検出割り込み、エラー/タイムアウト割り込み、通常動作割り込み DMA転送要求:CE_DATAライト、CE_DATAリード カード検出機能、ブートオペレーション、High Priority Interrupt (HPI)をサポート |

表 1.1 仕様概要 (8 / 9)

| 分類 | モジュール/機能 | 説明 | | | |
|-----------------------|---------------------------|--|--|--|--|
| パラレルデータ (PDC) | タキャプチャユニット | 1チャネル外部8ビットデータを水平同期信号、垂直同期信号に同期して取り込み1フレーム画像から切り出したい画像サイズを設定可能 | | | |
| 12ビットA/Dコンバータ(S12ADC) | | 12ビット×2ユニット (ユニット0:8チャネル、ユニット1:21チャネル) 分解能:12ビット (12ビット/10ビット/8ビットの分解能切り替え可能) 変換時間 1チャネル当たり (0.48μs) (12ビット変換モード) 1チャネル当たり (0.45μs) (10ビット変換モード) 1チャネル当たり (0.42μs) (8ビット変換モード) 動作モード スキャンモード (シングルスキャンモード/連続スキャンモード/グループスキャンモード) グループA優先制御動作 (グループスキャンモードのみ) サンプル&ホールド機能 ユニット共通のサンプル&ホールド回路を搭載 上記に加え、チャネル専用サンプル&ホールド回路を3チャネル搭載 (ユニット0のみ) サンプリング可変機能 チャネルごとにサンプリング時間が設定可能 デジタルコンペア機能 方式:大小比較、またはウィンドウ比較 手段:2つの変換結果を比較、または比較レジスタと変換結果を比較 自己診断機能 自己診断機能 自己診断機能 自己診断機能 自己診断機能 タブルトリガモード (A/D変換データ2重化機能) アナログ入力断線検出機能 3種類のA/D変換開始方法 ソフトウェアトリガ、タイマ (MTU3, GPT, TMR, TPU) のトリガ、外部トリガ ELCによるイベントリンク機能をサポート | | | |
| 12ビットD/A: | コンバータ(R12DA) | 2チャネル 分解能: 12 ビット 出力電圧: 0.2V ~ AVCC1 - 0.2V (AMP 出力) /0V ~ AVCC1 (スルー出力) AMP出力/スルー出力を切り替え可能 ELCによるイベントリンク機能をサポート | | | |
| 温度センサ | | 1チャネル相対精度:±1℃温度を電圧に変換し12ビットA/Dコンバータ(ユニット1)でデジタル化 | | | |
| セーフティ | メモリプロテクションユ ニット(MPU) | プロテクションエリア:0000 0000h~FFFF FFFFh範囲内で最大8エリアを設定可能 最小保護単位:16バイト 各エリアごとに読み出し/書き込み/実行のアクセス許可を設定可能 設定エリア外へのアクセス検出時、アドレス例外が発生 | | | |
| | Trusted Memory (TM) 機能 | コードフラッシュメモリのブロック8,9に対するプログラムのリード防止機能TM機能有効時はCPUによる命令フェッチのみ実行可能、データリード防止 | | | |
| | レジスタライト プロテクション | ● プログラムが暴走したときに備え、重要なレジスタの書き換えを防止 | | | |
| | CRC演算器(CRC) | 8 ビット単位の任意のデータ長に対してCRCコードを生成 3 つの多項式から選択可能 X⁸ + X² + X + 1, X¹⁶ + X¹⁵ + X² + 1, X¹⁶ + X¹² + X⁵ + 1 LSBファースト/MSBファースト通信用CRCコード生成の選択が可能 | | | |
| | メインクロック発振 停止機能 | ● メインクロック発振停止検出:あり | | | |
| | クロック周波数精度測定 回路(CAC) | メインクロック発振器、サブクロック発振器、低速および高速オンチップオシレータ、 PLL 周波数シンセサイザ、IWDT専用オンチップオシレータ、およびPCLKBにおける出 カクロック周波数の異常を監視可能 | | | |
| | データ演算回路(DOC) | ● 16 ビットのデータを比較/加算/減算する機能 | | | |

表 1.1 仕様概要 (9 / 9)

| 分類 | モジュール/機能 | 説明 | | |
|--------|----------------------|--|--|--|
| 暗号機能 | AES ^(注3) | 鍵長: 128/196/256 ビット CFB/OFB/CMAC の動作モードをサポート 演算処理速度: 22サイクル@128 ビット鍵長 26サイクル@192 ビット鍵長 30サイクル@256 ビット鍵長 FIPS PUB 197準拠 | | |
| | DES ^(注3) | 鍵長:56ビット (DES) /3×56ビット (T-DES) DES, Triple-DESをサポート ECB/CBCの動作モードをサポート 演算処理速度:6サイクル@シングルDES | | |
| | SHA ^(注3) | SHA-1 (128)、SHA-2 (224/256)、HMAC (160/224/256) 演算処理速度:50サイクル@SHA-1 | | |
| | 真性乱数発生器(RNG) (注3) | 乱数ビット長:16ビット 乱数生成後、乱数生成割り込みが発生 乱数生成時間:3.6ms (typ) | | |
| 動作周波数 | <u> </u> | 120MHz max | | |
| 電源電圧 | | VCC = AVCC0 = AVCC1 = VCC_USB = $2.7 \sim 3.6$ V, $2.7 \le V$ REFH0 $\le A$ VCC0, VCC_USBA = A VCC_USBA = $3.0 \sim 3.6$ V, $V_{BATT} = 2.0 \sim 3.6$ V | | |
| 動作周囲温度 | | Dバージョン: -40~+85℃ Gバージョン: -40~+105℃ (計画中) | | |
| パッケージ | | 177ピンTFLGA (PTLG0177KA-A) (計画中) 176ピンLFBGA (PLBG0176GA-A) (計画中) 176ピンLQFP (PLQP0176KB-A) 145ピンTFLGA (PTLG0145KA-A) (計画中) 144ピンLQFP (PLQP0144KA-A) 100ピンTFLGA (PTLG0100JA-A) (計画中) 100ピンLQFP (PLQP0100KB-A) | | |
| オンチップデ | バッキングシステム | • E1エミュレータ (JTAGおよびFINEインタフェース)• E20エミュレータ (JTAGインタフェース) | | |

- 注1. Magic PacketTMは、Advanced Micro Devices, Inc.の登録商標です。
- 入力サンプリングレート44.1kHz選択時のみ設定可能です。 暗号機能の内蔵有無で型名が異なります。 注2.
- 注3.
- SDHIの内蔵有無で型名が異なります。 注4.

表 1.2 パッケージ別機能比較一覧 (1 / 2)

| | 機能 | RX64Mグループ | | | | |
|---------------|---|--|----------------------------|---|--|--|
| | パッケージ | 177ピン 176ピン | 145ピン 144ピン | 100ピン | | |
| 外部バス | 外部バス幅 | 32 ビット | , | 16 ビット | | |
| | SDRAMエリアコントローラ | 有 | | サポートなし | | |
| DMA | DMAコントローラ | | ch0 ~ 7 | | | |
| | データトランスファコントローラ | | 有 | | | |
| | EXDMAコントローラ | | ch0, 1 | | | |
| タイマ | 16ビットタイマパルスユニット | | ch0 ~ 5 | | | |
| | マルチファンクションタイマパルスユニット3 | | ch0 ~ 8 | | | |
| | 汎用PWMタイマ | | ch0 ~ 3 | | | |
| | ポートアウトプットイネーブル3 | | 有 | | | |
| | プログラマブルパルスジェネレータ | | ch0, 1 | | | |
| | 8ビットタイマ | | ch0 ~ 3 | | | |
| | コンペアマッチタイマ | | ch0 ~ 3 | | | |
| | コンペアマッチタイマW | | ch0, 1 | | | |
| | リアルタイムクロック | | 有 | | | |
| | ウォッチドッグタイマ | | 有 | | | |
| | 独立ウォッチドッグタイマ | | 有 | | | |
| 通信機能 | イーサネットコントローラ | ch0, 1 | | ch0 | | |
| | イーサネットコントローラ用PTPコントローラ | | 有 | | | |
| | イーサネットコントローラ用DMACコントローラ | ch0, 1 (ETHERC) ch2 (EPTPC) | ch0 (ETHERC) , ch2 (EPTPC) | | | |
| | USB2.0 FS ホスト/ファンクションモジュール | ch0 | | | | |
| | バッテリチャージ付USB2.0 FS ホスト/ファンクション モジュール | 有 | サポートなし | | | |
| | シリアルコミュニケーションインタフェース (SCIg) | ch0 - | ~ 7 | ch0 ~ 3, 5,6 | | |
| | シリアルコミュニケーションインタフェース(SCIh) | ch12 | | | | |
| | FIFO内蔵シリアルコミュニケーションインタフェース | ch8 ~ 11 | | ch8, 9 | | |
| | I ² Cバスインタフェース | ch0, 2 | | | | |
| | シリアルペリフェラルインタフェース | ch0 | | | | |
| | CANモジュール | ch0 - | ch0 ~ 2 | | | |
| | クアッドシリアルペリフェラルインタフェース | ch0 | | | | |
| | シリアルサウンドインタフェース | ch0, 1 | | | | |
| | サンプリングレートコンバータ | 有 | | | | |
| | SDホストインタフェース | | ch0 | | | |
| | MMCホストインタフェース | | ch0 | | | |
| | パラレルデータキャプチャユニット | 有 | | サポートなし | | |
| 12ビットA/Dコンバータ | | AN000 ~ 007 (ユニット 0:8 本) AN100 ~ 120 | | AN000 ~ 007 (ユニット 0:8本) AN100 ~ 113 | | |
| | | (ユニット1:21本) | | (ユニット1:14本) | | |
| | 12ビットD/Aコンバータ | | ch0,1 ch1 | | | |
| 温度センサ | | 有 | | | | |
| CRC演算 | | 有 | | | | |
| データ演算 | | 有 | | | | |
| クロック周 |]波数精度測定回路 | | 有 | | | |

表 1.2 パッケージ別機能比較一覧 (2 / 2)

| 機能 | RX64Mグループ | | | |
|---------------|----------------|----------------|-------|--|
| パッケージ | 177ピン 176ピン | 145ピン 144ピン | 100ピン | |
| AES | | 有 | | |
| DES | 有 | | | |
| SHA | 有 | | | |
| RNG | 有 | | | |
| イベントリンクコントローラ | 有 | | | |

1.2 製品一覧

表 1.3 に製品一覧表を、図 1.1 に型名とメモリサイズ・パッケージを示します。

表 1.3 製品一覧表 (1/3)

| グループ | 型名 | パッケージ | コードフラッ シュメモリ容量 | RAM容量 | データフラッシュ メモリ容量 | 動作周波数 (max) | 暗号 | SDHI |
|-------|--------------|--------------|-------------------|---------|-------------------|----------------|--------|--------|
| RX64M | R5F564MLCDFC | PLQP0176KB-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MLDDFC | PLQP0176KB-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MLGDFC | PLQP0176KB-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MLHDFC | PLQP0176KB-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MJCDFC | PLQP0176KB-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MJDDFC | PLQP0176KB-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MJGDFC | PLQP0176KB-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MJHDFC | PLQP0176KB-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MGCDFC | PLQP0176KB-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MGDDFC | PLQP0176KB-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MGGDFC | PLQP0176KB-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MGHDFC | PLQP0176KB-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MFCDFC | PLQP0176KB-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MFDDFC | PLQP0176KB-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MFGDFC | PLQP0176KB-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MFHDFC | PLQP0176KB-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MLCDFB | PLQP0144KA-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MLDDFB | PLQP0144KA-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MLGDFB | PLQP0144KA-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MLHDFB | PLQP0144KA-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MJCDFB | PLQP0144KA-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MJDDFB | PLQP0144KA-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MJGDFB | PLQP0144KA-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MJHDFB | PLQP0144KA-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MGCDFB | PLQP0144KA-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MGDDFB | PLQP0144KA-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MGGDFB | PLQP0144KA-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MGHDFB | PLQP0144KA-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MFCDFB | PLQP0144KA-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MFDDFB | PLQP0144KA-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MFGDFB | PLQP0144KA-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MFHDFB | PLQP0144KA-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MLCDFP | PLQP0100KB-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MLDDFP | PLQP0100KB-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MLGDFP | PLQP0100KB-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MLHDFP | PLQP0100KB-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MJCDFP | PLQP0100KB-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MJDDFP | PLQP0100KB-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MJGDFP | PLQP0100KB-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MJHDFP | PLQP0100KB-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MGCDFP | PLQP0100KB-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MGDDFP | PLQP0100KB-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MGGDFP | PLQP0100KB-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MGHDFP | PLQP0100KB-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |

表 1.3 製品一覧表 (2 / 3)

| グループ | 型名 | パッケージ | コードフラッ シュメモリ容量 | RAM容量 | データフラッシュ メモリ容量 | 動作周波数 (max) | 暗号 | SDHI |
|-------|--------------|------------------------------|-------------------|---------|-------------------|----------------|--------|--------|
| RX64M | R5F564MFCDFP | PLQP0100KB-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MFDDFP | PLQP0100KB-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MFGDFP | PLQP0100KB-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MFHDFP | PLQP0100KB-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MLCDBG | PLBG0176GA-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MLDDBG | PLBG0176GA-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MLGDBG | PLBG0176GA-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MLHDBG | PLBG0176GA-A | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MJCDBG | PLBG0176GA-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MJDDBG | PLBG0176GA-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MJGDBG | PLBG0176GA-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MJHDBG | PLBG0176GA-A | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MGCDBG | PLBG0176GA-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MGDDBG | PLBG0176GA-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MGGDBG | PLBG0176GA-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MGHDBG | PLBG0176GA-A | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MFCDBG | PLBG0176GA-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MFDDBG | PLBG0176GA-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MFGDBG | PLBG0176GA-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MFHDBG | PLBG0176GA-A | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MLCDLC | PTLG0177KA-A ^(注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MLDDLC | PTLG0177KA-A ^(注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MLGDLC | PTLG0177KA-A ^(注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MLHDLC | PTLG0177KA-A ^(注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MJCDLC | PTLG0177KA-A ^(注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MJDDLC | PTLG0177KA-A ^(注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MJGDLC | PTLG0177KA-A ^(注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MJHDLC | PTLG0177KA-A (注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MGCDLC | PTLG0177KA-A (注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MGDDLC | PTLG0177KA-A (注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MGGDLC | PTLG0177KA-A (注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MGHDLC | PTLG0177KA-A (注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MFCDLC | PTLG0177KA-A (注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MFDDLC | PTLG0177KA-A (注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MFGDLC | PTLG0177KA-A (注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MFHDLC | PTLG0177KA-A (注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MLCDLK | PTLG0145KA-A (注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MLDDLK | PTLG0145KA-A (注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MLGDLK | PTLG0145KA-A (注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MLHDLK | PTLG0145KA-A (注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MJCDLK | PTLG0145KA-A (注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MJDDLK | PTLG0145KA-A (注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MJGDLK | PTLG0145KA-A (注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MJHDLK | PTLG0145KA-A (注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MGCDLK | PTLG0145KA-A (注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MGDDLK | PTLG0145KA-A ^(注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MGGDLK | PTLG0145KA-A ^(注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MGHDLK | PTLG0145KA-A (注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |

表 1.3 製品一覧表 (3 / 3)

| | 型名 | パッケージ | コードフラッ シュメモリ容量 | RAM容量 | データフラッシュ メモリ容量 | 動作周波数 (max) | 暗号 | SDHI |
|-------|--------------|------------------------------|-------------------|---------|-------------------|----------------|--------|--------|
| RX64M | R5F564MFCDLK | PTLG0145KA-A ^(注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MFDDLK | PTLG0145KA-A ^(注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MFGDLK | PTLG0145KA-A ^(注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MFHDLK | PTLG0145KA-A ^(注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MLCDLJ | PTLG0100JA-A ^(注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MLDDLJ | PTLG0100JA-A ^(注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MLGDLJ | PTLG0100JA-A ^(注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MLHDLJ | PTLG0100JA-A ^(注1) | 4Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MJCDLJ | PTLG0100JA-A ^(注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MJDDLJ | PTLG0100JA-A ^(注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MJGDLJ | PTLG0100JA-A ^(注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MJHDLJ | PTLG0100JA-A ^(注1) | 3Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MGCDLJ | PTLG0100JA-A ^(注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MGDDLJ | PTLG0100JA-A ^(注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MGGDLJ | PTLG0100JA-A ^(注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MGHDLJ | PTLG0100JA-A ^(注1) | 2.5Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |
| | R5F564MFCDLJ | PTLG0100JA-A ^(注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | サポート無し |
| | R5F564MFDDLJ | PTLG0100JA-A ^(注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | サポート無し | 有 |
| | R5F564MFGDLJ | PTLG0100JA-A ^(注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | サポート無し |
| | R5F564MFHDLJ | PTLG0100JA-A ^(注1) | 2Mバイト | 512Kバイト | 64Kバイト | 120MHz | 有 | 有 |

注1. 計画中




図 1.1 型名とメモリサイズ・パッケージ

1.3 ブロック図

図 1.2 にブロック図を示します。




図 1.2 ブロック図

1.4 端子機能

表 1.4 に端子機能一覧を示します。

表 1.4 端子機能一覧 (1 / 8)

| 分類 | 端子名 | 入出力 | 機能 |
|-------------|-------------------|-----|---|
| デジタル電源 | VCC | 入力 | 電源端子。システムの電源に接続してください。0.1µFの積層セラミックコンデンサを介してVSSに接続してください。コンデンサは端子近くに配置してください |
| | VCL | 入力 | 0.1μFの積層セラミックコンデンサを介してVSSに接続してください。コンデンサは端子近くに配置してください |
| | VSS | 入力 | グランド端子。システムの電源(OV)に接続してください |
| | VBATT | 入力 | バックアップ電源端子 |
| クロック | XTAL | 出力 | 水晶振動子接続端子。EXTAL端子は外部クロックを入力すること |
| | EXTAL | 入力 | もできます |
| | BCLK | 出力 | 外部デバイス用の外部バスクロック出力端子 |
| | SDCLK | 出力 | SDRAM専用のクロック出力端子 |
| | XCOUT | 出力 | サブクロック発振器の入出力端子。XCOUTとXCINの間には、水 |
| | XCIN | 入力 | 晶振動子を接続してください |
| クロック周波数精度測定 | CACREF | 入力 | クロック周波数精度測定回路のリファレンスクロック入力端子 |
| 動作モードコントロール | MD | 入力 | 動作モードを設定。この端子は、動作中に変化させないでください |
| | UB | 入力 | USBブートモード、またはユーザブートモードイネーブル端子 |
| | UPSEL | 入力 | USB ブートモード時の電源供給方式を選択 Lowでセルフパワー、Highでバスパワーを選択 |
| システム制御 | RES# | 入力 | リセット端子。この端子がLowになると、リセット状態となります |
| | EMLE | 入力 | オンチップエミュレータイネーブル端子。オンチップエミュレータを使用する場合は、Highにしてください。オンチップエミュレータを使用しない場合は、Lowとしてください |
| | BSCANP | 入力 | バウンダリスキャン許可端子です。この端子がHighになると、 バウンダリスキャンが有効となります。バウンダリスキャンを 使用しない場合は、Lowにしてください |
| オンチップエミュレータ | FINED | 入出力 | FINEインタフェース端子 |
| | TRST# | 入力 | オンチップエミュレータ用またはバウンダリスキャン用端子。 |
| | TMS | 入力 | 【EMLE端子をHighにするとオンチップエミュレータ専用端子にな 】ります |
| | TDI | 入力 | 7 7 4 9 |
| | TCK | 入力 | |
| | TDO | 出力 | |
| | TRCLK | 出力 | トレースデータと同期をとるためのクロックを出力します |
| | TRSYNC | 出力 | TRDATA0~TRDATA3端子からの出力が有効データであることを示します |
| | TRDATA0 ~ TRDATA3 | 出力 | トレース情報を出力します |
| アドレスバス | A0~A23 | 出力 | アドレス出力端子 |
| データバス | D0~D31 | 入出力 | 双方向データバス |
| マルチプレクスバス | A0/D0 ~ A15/D15 | 入出力 | アドレス/データマルチプレクスバス |

表 1.4 端子機能一覧 (2 / 8)

| 分類 | 端子名 | 入出力 | 機能 |
|---------------------------|---------------------------------------|-----|--|
| バス制御 | RD# | 出力 | 外部バスインタフェース空間をリード中であることを示すスト ローブ信号 |
| | WR# | 出力 | 1ライトストローブモード時、外部バスインタフェース空間をライト中であることを示すストローブ信号 |
| | WR0#~WR3# | 出力 | バイトストローブモード時、外部バスインタフェース空間をライト中で、データバス(D7~D0, D15~D8, D23~D16, D31~D24)のいずれかが有効であることを示すストローブ信号 |
| | BC0#~BC3# | 出力 | 1ライトストローブモード時、外部バスインタフェース空間をアクセス中で、データバス (D7~D0, D15~D8, D23~D16, D31~D24) のいずれかが有効であることを示すストローブ信号 |
| | ALE | 出力 | アドレスデータマルチプレクスバス選択時のアドレスラッチ信号 |
| | WAIT# | 入力 | 外部空間をアクセスするときのウェイト要求信号 |
| | CS0#~CS7# | 出力 | CS領域選択信号 |
| | CKE | 出力 | SDRAMクロックイネーブル信号 |
| | SDCS# | 出力 | SDRAMチップセレクト信号 |
| | RAS# | 出力 | SDRAMロウアドレスストローブ信号 |
| | CAS# | 出力 | SDRAMカラムアドレスストローブ信号 |
| | WE# | 出力 | SDRAMライトイネーブル端子 |
| | DQM0~DQM3 | 出力 | SDRAM入出力データマスクイネーブル信号 |
| EXDMAコントローラ | EDREQ0, EDREQ1 | 入力 | 外部DMA転送要求端子 |
| | EDACK0, EDACK1 | 出力 | シングルアドレス転送アクノリッジ信号 |
| 割り込み | NMI | 入力 | ノンマスカブル割り込み要求端子 |
| | IRQ0~IRQ15 | 入力 | 割り込み要求端子 |
| マルチファンクションタ イマパルスユニット3 | MTIOCOA, MTIOCOB, MTIOCOC, MTIOCOD | 入出力 | TGRA0~TGRD0のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | MTIOC1A, MTIOC1B | 入出力 | TGRA1, TGRB1のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | MTIOC2A, MTIOC2B | 入出力 | TGRA2, TGRB2のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | MTIOC3A, MTIOC3B, MTIOC3C, MTIOC3D | 入出力 | TGRA3~TGRD3のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D | 入出力 | TGRA4~TGRD4のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | MTIC5U, MTIC5V, MTIC5W | 入力 | TGRU5, TGRV5, TGRW5のインプットキャプチャ入力/デッドタイム補償機能の入力端子 |
| | MTIOC6A, MTIOC6B, MTIOC6C, MTIOC6D | 入出力 | TGRA6~TGRD6のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | MTIOC7A, MTIOC7B, MTIOC7C, MTIOC7D | 入出力 | TGRA7~TGRD7のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | MTIOC8A, MTIOC8B, MTIOC8C, MTIOC8D | 入出力 | TGRA8~TGRD8のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | MTCLKA, MTCLKB, MTCLKC, MTCLKD | 入力 | 外部クロックを入力、または位相計数モードクロック入力端子 |
| ポートアウトプット イネーブル3 | POE0#、POE4#、POE8#、 POE10#、POE11# | 入力 | MTUまたはGPTをハイインピーダンス状態にする要求信号を入力 |

表 1.4 端子機能一覧 (3 / 8)

| 分類 | 端子名 | 入出力 | 機能 |
|----------------------|---|-----|--|
| 汎用PWMタイマ | GTIOCOA-A/GTIOCOA-B/ GTIOCOA-C/GTIOCOA-D/ GTIOCOA-E, GTIOCOB-A/GTIOCOB-B/ GTIOCOB-C/GTIOCOB-D/ GTIOCOB-E | 入出力 | GPT0.GTGRA, GPT0.GTGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | GTIOC1A-A/GTIOC1A-B/ GTIOC1A-C/GTIOC1A-D/ GTIOC1A-E, GTIOC1B-A/GTIOC1B-B/ GTIOC1B-C/GTIOC1B-D/ GTIOC1B-E | 入出力 | GPT1.GTGRA, GPT1.GTGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | GTIOC2A-A/GTIOC2A-B/ GTIOC2A-C/GTIOC2A-D/ GTIOC2A-E, GTIOC2B-A/GTIOC2B-B/ GTIOC2B-C/GTIOC2B-D/ GTIOC2B-E | 入出力 | GPT2.GTGRA, GPT2.GTGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | GTIOC3A-D/GTIOC3A-E, GTIOC3B-D/GTIOC3B-E | 入出力 | GPT3.GTGRA, GPT3.GTGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | GTETRG-B/GTETRG-C/ GTETRG-D | 入力 | GPT0~GPT3用の外部トリガ入力端子 |
| 16ビットタイマ パルスユニット | TIOCA0, TIOCB0, TIOCC0, TIOCD0 | 入出力 | TGRA0~TGRD0のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | TIOCA1, TIOCB1 | 入出力 | TGRA1, TGRB1 のインプットキャプチャ入力/ アウトプットコンペア出力/PWM出力端子 |
| | TIOCA2, TIOCB2 | 入出力 | TGRA2, TGRB2 のインプットキャプチャ入力/ アウトプットコンペア出力/PWM出力端子 |
| | TIOCA3, TIOCB3, TIOCC3, TIOCD3 | 入出力 | TGRA3~TGRD3のインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子 |
| | TIOCA4, TIOCB4 | 入出力 | TGRA4, TGRB4 のインプットキャプチャ入力/ アウトプットコンペア出力/PWM出力端子 |
| | TIOCA5, TIOCB5 | 入出力 | TGRA5, TGRB5 のインプットキャプチャ入力/ アウトプットコンペア出力/PWM出力端子 |
| | TCLKA, TCLKB, TCLKC, TCLKD | 入力 | 外部クロックを入力、または位相計数モードクロック入力端子 |
| プログラマブルパルス ジェネレータ | PO0~PO31 | 出力 | パルス出力端子 |
| 8ビットタイマ | TMO0~TMO3 | 出力 | コンペアマッチ出力端子 |
| | TMCI0~TMCI3 | 入力 | カウンタに入力する外部クロックの入力端子 |
| | TMRI0~TMRI3 | 入力 | カウンタリセット入力端子 |
| コンペアマッチタイマW | TIC0~TIC3 | 入力 | CMTWの入力端子 |
| | TOC0~TOC3 | 出力 | CMTWの出力端子 |

表 1.4 端子機能一覧 (4 / 8)

| 分類 | 端子名 | 入出力 | 機能 |
|---------------------------|---------------------------------------|--|---|
| シリアル | 調歩同期式モード/クロッ | ク同期式モ | : F |
| コミュニケーション インタフェース | SCK0~SCK7 | 同期式モード/クロック同期式モード SCK7 入出力 クロック入出力端子 RXD7 入力 受信データ入力端子 XXD7 出力 送受信開始制御用入力端子 RTS7# 出力 送受信開始制御用入力端子 PCCモード | |
| (SCIg) | RXD0~RXD7 | 入力 | 受信データ入力端子 |
| | TXD0~TXD7 | 出力 | 送信データ出力端子 |
| | CTS0#~CTS7# | 入力 | 送受信開始制御用入力端子 |
| | RTS0#~RTS7# | 出力 | 送受信開始制御用出力端子 |
| | 簡易I²Cモード | | 1 |
| | SSCL0~SSCL7 | 入出力 | I ² Cクロック入出力端子 |
| | SSDA0~SSDA7 | 入出力 | I ² C データ入出力端子 |
| | ● 簡易SPIモード | | |
| | SCK0~SCK7 | 入出力 | クロック入出力端子 |
| | SMISO0~SMISO7 | 入出力 | スレーブ送出データ入出力端子 |
| | SMOSI0~SMOSI7 | 入出力 | マスタ送出データ入出力端子 |
| | SS0#~SS7# | 入力 | チップセレクト入力端子 |
| シリアル | 調歩同期式モード/クロッ | ク同期式モ | : ド |
| コミュニケーション インタフェース | SCK12 | 入出力 | クロック入出力端子 |
| (SCIh) | RXD12 | 入力 | 受信データ入力端子 |
| | TXD12 | 出力 | 送信データ出力端子 |
| | CTS12# | 入力 | 送受信開始制御用入力端子 |
| | RTS12# | 出力 | 送受信開始制御用出力端子 |
| | 簡易I²Cモード | | |
| | SSCL12 | 入出力 | l ² Cクロック入出力端子 |
| | SSDA12 | 入出力 | I ² C データ入出力端子 |
| | ● 簡易SPIモード | | |
| | SCK12 | 入出力 | クロック入出力端子 |
| | SMISO12 | 入出力 | スレーブ送出データ入出力端子 |
| | SMOSI12 | 入出力 | マスタ送出データ入出力端子 |
| | SS12# | 入力 | チップセレクト入力端子 |
| | ● 拡張シリアルモード | | |
| | RXDX12 | 入力 | 受信データ入力端子 |
| | TXDX12 | 出力 | 送信データ出力端子 |
| | SIOX12 | 入出力 | 送受信データ入出力端子 |
| FIFO内蔵シリアルコ | SCK8~SCK11 | 入出力 | クロック入出力端子 |
| ミュニケーションインタ | RXD8~RXD11 | 入力 | 受信データ入力端子 |
| フェース (SCIFA) | TXD8~TXD11 | 出力 | 送信データ出力端子 |
| | CTS8#~CTS11# | 入力 | 送受信開始制御用入力端子 |
| | RTS8#~RTS11# | 出力 | 送受信開始制御用出力端子 |
| I ² Cバスインタフェース | SCL0[FM+]、SCL2 | 入出力 | クロック入出力端子。Nチャネルオープンドレインでバスを直接 駆動できます |
| | SDA0[FM+]、SDA2 | 入出力 | データ入出力端子。Nチャネルオープンドレインでバスを直接駆動できます |

表 1.4 端子機能一覧 (5 / 8)

| 分類 | 端子名 | 入出力 | 機能 |
|------------------|---|-----|---|
| イーサネットコントロー ラ | REF50CK0, REF50CK1 | 入力 | 50MHz基準クロック。RMIIモード時の送受信信号タイミング参 照信号 |
| | RMII0_CRS_DV, RMII1_CRS_DV | 入力 | RMIIモード時、キャリア検出信号。有効な受信データが RMII_RXD1~0上にあることを示す信号 |
| | RMII0_TXD0, RMII0_TXD1, RMII1_TXD0, RMII1_TXD1 | 出力 | RMIIモード時、2ビットの送信データ |
| | RMII0_RXD0, RMII0_RXD1, RMII1_RXD0, RMII1_RXD1 | 入力 | RMIIモード時、2ビットの受信データ |
| | RMII0_TXD_EN, RMII1_TXD_EN | 出力 | RMIIモード時、データ送信イネーブル信号 |
| | RMII0_RX_ER, RMII1_RX_ER | 入力 | RMIIモード時、データ受信中にエラーが発生したことを示す信号 |
| | ET0_CRS, ET1_CRS | 入力 | キャリア検出/受信データ有効端子 |
| | ET0_RX_DV, ET1_RX_DV | 入力 | 有効な受信データがET_ERXD3~0上にあることを示す信号 |
| | ET0_EXOUT, ET1_EXOUT | 出力 | 汎用外部出力端子 |
| | ET0_LINKSTA, ET1_LINKSTA | 入力 | PHY-LSIからのリンク状態を入力 |
| | ET0_ETXD0 ~ ET0_ETXD3, ET1_ETXD0 ~ ET1_ETXD3 | 出力 | MIIの4ビット送信データ |
| | ET0_ERXD0 ~ ET0_ERXD3, ET1_ERXD0 ~ ET1_ERXD3 | 入力 | MIIの4ビット受信データ |
| | ET0_TX_EN, ET1_TX_EN | 出力 | 送信許可端子。ET_ETXD3~0上に送信データが準備できたことを示す信号 |
| | ET0_TX_ER, ET1_TX_ER | 出力 | 送信エラー端子。送信中のエラーをPHY-LSIに通知する信号 |
| | ET0_RX_ER, ET1_RX_ER | 入力 | 受信エラー端子。データ受信中に発生したエラー状態を認識する 信号 |
| | ET0_TX_CLK, ET1_TX_CLK | 入力 | 送信クロック端子。ET_TX_EN, ET_ETXD3~0, ET_TX_ERのタイミング参照信号 |
| | ET0_RX_CLK, ET1_RX_CLK | 入力 | 受信クロック端子。ET_RX_DV, ET_ERXD3~0, ET_RX_ERのタイミング参照信号 |
| | ET0_COL, ET1_COL | 入力 | 衝突検出信号 |
| | ET0_WOL, ET1_WOL | 出力 | Magic Packet受信を示す信号 |
| | ET0_MDC, ET1_MDC | 出力 | ET_MDIOによる情報転送用の参照クロック信号 |
| | ET0_MDIO, ET1_MDIO | 入出力 | 本MCUとPHY-LSIとの間で管理情報を交換するための双方向信号 |

表 1.4 端子機能一覧 (6 / 8)

| 分類 | 端子名 | 入出力 | 機能 |
|-----------------------------|---|-----|--|
| USB2.0 ホスト/ファンク ションモジュール | VCC_USB, VCC_USBA | 入力 | 電源端子 |
| | VSS_USB, VSS1_USBA, VSS2_USBA | 入力 | グランド端子 |
| | AVCC_USBA | 入力 | USBA用のアナログ電源端子 |
| | AVSS_USBA | 入力 | USBA用のアナロググランド端子。PVSS_USBA端子とショートしてください |
| | PVSS_USBA | 入力 | USBA用のPLL 回路のグランド端子。AVSS_USBA端子とショートしてください |
| | USBA_RREF | 入出力 | USBAの基準電流源端子。2.2KΩ(1%)を介してAVSS_USBA端子に接続してください |
| | USB0_DP, USBA_DP | 入出力 | USBバスのD+データ |
| | USB0_DM, USBA_DM | 入出力 | USBバスのD-データ |
| | USB0_EXICEN, USBA_EXICEN | 出力 | OTG電源ICに接続 |
| | USB0_ID, USBA _ID | 入力 | OTG電源ICに接続 |
| | USB0_VBUSEN USBA_VBUSEN | 出力 | USB用VBUSパワーイネーブル端子 |
| | USB0_OVRCURA/ USB0_OVRCURB, USBA_OVRCURA/ USBA_OVRCURB | 入力 | USB用オーバカレント端子 |
| | USB0_VBUS, USBA_VBUS | 入力 | USBケーブルの接続/切断検出入力端子 |
| CANモジュール | CRX0, CRX1-DS, CRX2 | 入力 | 入力端子 |
| | CTX0~CTX2 | 出力 | 出力端子 |
| シリアルペリフェラル | RSPCKA-A/RSPCKA-B | 入出力 | クロック入出力端子 |
| インタフェース | MOSIA-A/MOSIA-B | 入出力 | マスタ送出データ入出力端子 |
| | MISOA-A/MISOA-B | 入出力 | スレーブ送出データ入出力端子 |
| | SSLA0-A/SSLA0-B | 入出力 | スレーブセレクト入出力端子 |
| | SSLA1-A/SSLA1-B ~ SSLA3-A/SSLA3-B | 出力 | スレーブセレクト出力端子 |
| クワッドシリアルペリ | QSPCLK-A/-B | 出力 | QSPIのクロック出力端子 |
| フェラルインタフェース | QSSL-A/-B | 出力 | QSPIのスレーブ出力端子 |
| | QMO-A/-B, QIO0-A/-B | 入出力 | マスタ送出データ/データ0 |
| | QMI-A/-B, QIO1-A/-B | 入出力 | マスタ入力データ/データ1 |
| | QIO2-A/-B, QIO3-A/-B | 入出力 | データ2、データ3 |
| シリアルサウンドインタ | SSISCK0, SSISCK1 | 入出力 | SSIシリアルビットクロック端子 |
| フェース | SSIWS0, SSIWS1 | 入出力 | ワード選択端子 |
| | SSITXD0, SSITXD1 | 出力 | シリアルデータ出力端子 |
| | SSIRXD0, SSIRXD1 | 入力 | シリアルデータ入力端子 |
| | SSIDATA0, SSIDATA1 | 入出力 | シリアルデータ入出力端子 |
| | AUDIO_MCLK | 入力 | オーディオ用のマスタクロック端子 |

表 1.4 端子機能一覧 (7 / 8)

| 分類 | 端子名 | 入出力 | 機能 |
|----------------|--|-----|--|
| MMCホストインタ | MMC_CLK-A/MMC_CLK-B | 出力 | MMCクロック端子 |
| フェース | MMC_CMD-A/ MMC_CMD-B | 入出力 | コマンド/レスポンス端子 |
| | MMC_D7-A/MMC_D7-B ~ MMC_D0-A/MMC_D0-B | 入出力 | 送信データ/受信データ信号 |
| | MMC_CD-A/MMC_CD-B | 入力 | カード検出端子 |
| | MMC_RES#-A/MMC_RES#-B | 出力 | MMCリセット出力端子 |
| SDホストインタフェース | SDHI_CLK-A/SDHI_CLK-B | 出力 | SDクロック出力端子 |
| | SDHI_CMD-A/SDHI_CMD-B | 入出力 | SDコマンド出力、レスポンス入力信号端子 |
| | SDHI_D3-A/SDHI_D3-B ~ SDHI_D0-A/SDHI_D0-B | 入出力 | SDデータバス端子 |
| | SDHI_CD-A/SDHI_CD-B | 入力 | SDカード検出端子 |
| | SDHI_WP-A/SDHI_WP-B | 入力 | SDライトプロテクト信号 |
| パラレルデータキャプ | PIXCLK | 入力 | 画像転送用クロック端子 |
| チャユニット | VSYNC | 入力 | 垂直同期信号端子 |
| | HSYNC | 入力 | 水平同期信号端子 |
| | PIXD0~PIXD7 | 入力 | 8ビット画像データ端子 |
| | PCKO | 出力 | ドットクロック用出力端子 |
| アルタイムクロック | RTCOUT | 出力 | 1Hz/64Hzのクロック出力端子 |
| | RTCIC0~RTCIC2 | 入力 | 時間キャプチャイベント入力端子 |
| 12ビットA/Dコンバータ | AN000 ~ AN007 AN100 ~ AN120 | 入力 | A/Dコンバータのアナログ入力端子 |
| | ADTRG0#、ADTRG1# | 入力 | A/D変換開始のための外部トリガ入力端子 |
| | ANEX0 | 出力 | 拡張アナログ出力端子 |
| | ANEX1 | 入力 | 拡張アナログ入力端子 |
| 12ビットD/Aコンバータ | DA0, DA1 | 出力 | D/A コンバータのアナログ出力端子 |
| アナログ電源 | AVCC0 | 入力 | 12 ビットA/Dコンバータ(ユニット0)のアナログ電源端子。電源供給元から分岐させて、VCCと接続してください |
| | AVSS0 | 入力 | 12 ビットA/Dコンバータ (ユニット0) のアナロググランド端子。グランド供給元から分岐させて、VSSと接続してください |
| | VREFH0 | 入力 | 12 ビットA/Dコンバータ(ユニット0)の基準電源端子。12 ビットA/Dコンバータを使用しない場合は、VCCに接続してください |
| | VREFL0 | 入力 | 12 ビットA/Dコンバータ (ユニット0) の基準グランド端子。12 ビットA/Dコンバータを使用しない場合は、VSSに接続してください |
| | AVCC1 | 入力 | 12 ビットA/Dコンバータ(ユニット1)とD/Aコンバータのアナログ電源と基準電源の端子です。また、温度センサのアナログ電源端子にもなっています。電源供給元から分岐させて、VCCと接続してください |
| | AVSS1 | 入力 | 12 ビットA/Dコンバータ (ユニット1) と D/Aコンバータのアナロググランドと基準グランドの端子です。また、温度センサのアナロググランド端子にもなっています。グランド供給元から分岐させて、VSSと接続してください |

表 1.4 端子機能一覧 (8 / 8)

| 分類 | 端子名 | 入出力 | 機能 |
|--------|-------------------|-----|------------------------------|
| I/Oポート | P00~P03, P05, P07 | 入出力 | 6ビットの入出力端子 |
| | P10~P17 | 入出力 | 8ビットの入出力端子 |
| | P20~P27 | 入出力 | 8ビットの入出力端子 |
| | P30~P37 | 入出力 | 8ビットの入出力端子(P35は入力端子) |
| | P40~P47 | 入出力 | 8ビットの入出力端子 |
| | P50~P56 | 入出力 | 7ビットの入出力端子(176ピン版はP50~P53のみ) |
| | P60~P67 | 入出力 | 8ビットの入出力端子 |
| | P70~P77 | 入出力 | 8ビットの入出力端子 |
| | P80~P83, P86, P87 | 入出力 | 6ビットの入出力端子 |
| | P90~P97 | 入出力 | 8ビットの入出力端子 |
| | PA0 ~ PA7 | 入出力 | 8ビットの入出力端子 |
| | PB0 ~ PB7 | 入出力 | 8ビットの入出力端子 |
| | PC0~PC7 | 入出力 | 8ビットの入出力端子 |
| | PD0~PD7 | 入出力 | 8ビットの入出力端子 |
| | PE0~PE7 | 入出力 | 8ビットの入出力端子 |
| | PF0~PF5 | 入出力 | 6ビットの入出力端子 |
| | PG0~PG7 | 入出力 | 8ビットの入出力端子 |
| | PJ3, PJ5 | 入出力 | 2ビットの入出力端子 |

- 注. 端子名については、以下の注意事項があります。詳細は、1.5 ピン配置図を参照してください。
 - 端子名に-A、-Bなどのグループ名を表す記号が付加されている場合、各グループで使用することを推奨します。RSPI、QSPI、SDHI、MMCについては、電気的特性のACタイミングを各グループで測定しています。
 - 端子名に-DSが付加されている端子は、ディープソフトウェアスタンバイモードの解除端子として使用できます。
 - RIICの端子名に[FM+]が付加されている端子は、ファストモードプラスに対応しています。

1.5 ピン配置図

図 1.3 ~図 1.9 にピン配置図を示します。また、表 1.5 ~表 1.10 に機能別端子一覧を示します。

| | Α | В | С | D | E | F | G | Н | J | K | L | М | N | Р | R | 7 |
|----|--------|-----|--------|-----|-----------------------------|--------------------------------|--------------|------|-------|-----|-----|---------------|---------------|---------------|---------------|----|
| 15 | PE2 | PE3 | P70 | P65 | P67 | VSS | VCC | PG7 | PA6 | PB0 | P72 | PB4 | VSS | VCC | PC1 | 15 |
| 14 | PE1 | PE0 | VSS | PE7 | PG3 | PA0 | PA1 | PA2 | PA7 | VCC | PB1 | PB5 | P73 | P75 | P74 | 14 |
| 13 | P63 | P64 | PE4 | VCC | PG2 | PG4 | PG6 | PA3 | VSS | P71 | PB3 | PB7 | PC0 | PC2 | P76 | 13 |
| 12 | P60 | VSS | P62 | PE5 | PE6 P66 PG5 PA4 PA5 PB2 PB6 | | | | | | | | PC3 | PC4 | P80 | 12 |
| 11 | PD6 | PG1 | VCC | P61 | | | | | P81 | P82 | PC6 | vcc | 11 | | | |
| 10 | P97 | PD4 | PG0 | PD7 | | | | PC5 | PC7 | P83 | VSS | 10 | | | | |
| 9 | vcc | P96 | PD3 | PD5 | | | _ | M グノ | | P50 | P51 | P52 | P53 | 9 | | |
| 8 | P94 | PD1 | PD2 | VSS | | PTLG0177KA-A (177 ピン TFLGA) | | | | | | | | P10 | P11 | 8 |
| 7 | VSS | P92 | PD0 | P95 | | (上面透視図) | | | | | | | VSS2_ USBA | USBA_ DM | USBA_ DP | 7 |
| 6 | vcc | P91 | P90 | P93 | | | | | | | | AVCC_ USBA | VSS_ USB | AVSS_ USBA | PVSS_ USBA | 6 |
| 5 | P46 | P47 | P45 | P44 | NC | | | | | | | VCC_ USB | P12 | USB0_ DP | USB0_ DM | 5 |
| 4 | P42 | P41 | P43 | P00 | VSS | BSCANP | PF4 | P35 | PF3 | PF1 | P25 | P86 | P15 | P14 | P13 | 4 |
| 3 | VREFL0 | P40 | VREFH0 | P03 | PF5 | PJ3 | MD/ FINED | RES# | P34 | PF2 | PF0 | P24 | P22 | P87 | P16 | 3 |
| 2 | AVCC0 | P07 | AVCC1 | P02 | EMLE | VCL | XCOUT | VSS | VCC | P32 | P30 | P26 | P23 | P17 | P20 | 2 |
| 1 | AVSS0 | P05 | AVSS1 | P01 | PJ5 | VBATT | XCIN | XTAL | EXTAL | P33 | P31 | P27 | VCC | VSS | P21 | 1 |
| | I | В | С | D | E | F | G | Н | J | K | L | M | N N | P | R | |

図 1.3 ピン配置図(177 ピン TFLGA)

| i | Α | В | С | D | E | F | G | Н | J | К | L | М | N | Р | R | _ |
|----|--------|-----|--------|-----|------|---------|---------------|------|-------|--------------|---------------|---------------|-------------|---------------|---------------|----|
| 15 | PE2 | PE3 | P70 | P65 | P67 | VSS | vcc | PG7 | PA6 | PB0 | P72 | PB4 | VSS | vcc | PC1 | 15 |
| 14 | PE1 | PE0 | VSS | PE7 | PG3 | PA0 | PA1 | PA2 | PA7 | VCC | PB1 | PB5 | P73 | P75 | P74 | 14 |
| 13 | P63 | P64 | PE4 | VCC | PG2 | PG4 | PG6 | PA3 | VSS | P71 | PB3 | PB7 | PC0 | PC2 | P76 | 13 |
| 12 | P60 | VSS | P62 | PE5 | PE6 | P66 | PG5 | PA4 | PA5 | PB2 | PB6 | P77 | PC3 | PC4 | P80 | 12 |
| 11 | PD6 | PG1 | VCC | P61 | | | | | | P81 | P82 | PC6 | VCC | 11 | | |
| 10 | P97 | PD4 | PG0 | PD7 | | | | | | PC5 | PC7 | P83 | VSS | 10 | | |
| 9 | VCC | P96 | PD3 | PD5 | | F | RX64 | M グル | | P50 | P51 | P52 | P53 | 9 | | |
| 8 | P94 | PD1 | PD2 | VSS | | | PLBG 176 E | - | | VCC_ USBA | VSS1_ USBA | P10 | P11 | 8 | | |
| 7 | VSS | P92 | PD0 | P95 | | (上面透視図) | | | | | | | | USBA_ DM | USBA_ DP | 7 |
| 6 | VCC | P91 | P90 | P93 | | | | | | | | AVCC_ USBA | VSS_ USB | AVSS_ USBA | PVSS_ USBA | 6 |
| 5 | P46 | P47 | P45 | P44 | | | | | | | | VCC_ USB | P12 | USB0_ DP | USB0_ DM | 5 |
| 4 | P42 | P41 | P43 | P00 | VSS | BSCANP | PF4 | P35 | PF3 | PF1 | P25 | P86 | P15 | P14 | P13 | 4 |
| 3 | VREFL0 | P40 | VREFH0 | P03 | PF5 | PJ3 | MD/ FINED | RES# | P34 | PF2 | PF0 | P24 | P22 | P87 | P16 | 3 |
| 2 | AVCC0 | P07 | AVCC1 | P02 | EMLE | VCL | XCOUT | VSS | VCC | P32 | P30 | P26 | P23 | P17 | P20 | 2 |
| 1 | AVSS0 | P05 | AVSS1 | P01 | PJ5 | VBATT | XCIN | XTAL | EXTAL | P33 | P31 | P27 | VCC | VSS | P21 | 1 |
| | Α | В | С | D | E | F | G | Н | J | K | L | М | N | P | R | _ |

図 1.4 ピン配置図(176 ピン LFBGA)




図 1.5 ピン配置図 (176 ピン LQFP)

| ĺ | Α | В | С | D | E | F | G | Н | J | K | L | М | N | 1 |
|----|-------|--------|--------|-----|------|-------|-----------------|-------|-----|-----|-----|-------------|-------------|----|
| 13 | PE3 | PE4 | VSS | PE6 | P67 | PA2 | PA4 | PA7 | PB1 | PB5 | VSS | vcc | P74 | 13 |
| 12 | PE1 | PE2 | P70 | PE5 | P65 | PA1 | VCC | PB0 | PB2 | PB6 | P73 | PC1 | P75 | 12 |
| 11 | P62 | P61 | PE0 | VCC | P66 | VSS | PA6 | P71 | PB4 | PB7 | PC2 | PC0 | PC3 | 11 |
| 10 | VSS | VCC | P63 | PE7 | PA0 | PA3 | PA5 | P72 | PB3 | P76 | PC4 | P77 | P82 | 10 |
| 9 | PD6 | PD4 | PD7 | P64 | | | | | | P80 | PC5 | P81 | PC7 | 9 |
| 8 | PD2 | PD0 | PD3 | P60 | | | M グル 90145 | | | VCC | P83 | PC6 | VSS | 8 |
| 7 | P92 | P91 | PD1 | PD5 | | | 30 143 ピン TI | |) | P51 | P52 | P50 | P55 | 7 |
| 6 | P90 | P47 | VSS | P93 | | (上) | 面透視 | (図) | | P53 | P56 | VSS_ USB | USB0_ DP | 6 |
| 5 | P45 | P43 | P46 | VCC | P44 | | | | | P54 | P13 | VCC_ USB | USB0_ DM | 5 |
| 4 | P42 | VREFL0 | P41 | P01 | EMLE | VBATT | BSCANP | P35 | P30 | P15 | P24 | P12 | P14 | 4 |
| 3 | P40 | P05 | VREFH0 | P03 | PJ5 | PJ3 | MD/ FINED | VSS | P32 | P31 | P16 | P86 | P87 | 3 |
| 2 | P07 | AVCC0 | P02 | PF5 | VCL | XCOUT | RES# | VCC | P33 | P26 | P23 | P17 | P20 | 2 |
| 1 | AVSS0 | AVCC1 | AVSS1 | P00 | VSS | XCIN | XTAL | EXTAL | P34 | P27 | P25 | P22 | P21 | 1 |
| | Α | В | С | D | E | F | G | Н | J | K | L | M | N | 1 |

図 1.6 ピン配置図(145 ピン TFLGA)




図 1.7 ピン配置図(144 ピン LQFP)

RX64M グループ PTLG0100JA-A(100 ピン TFLGA) (上面透視図)

| | Α | В | С | D | Е | F | G | Н | J | K | |
|----|--------|-------|--------|--------------|------|-------|-----|-----|-------------|-------------|----|
| 10 | PE2 | PE3 | PE4 | PA0 | PA3 | VSS | VCC | PB7 | PC1 | PC2 | 10 |
| 9 | PE1 | PD7 | PE5 | PA1 | PA5 | PA7 | PB1 | PB6 | PC0 | PC3 | 9 |
| 8 | PE0 | PD6 | PD5 | PE7 | PA4 | PB0 | PB4 | PC6 | PC4 | PC5 | 8 |
| 7 | PD4 | PD3 | PD2 | PE6 | PA6 | PB2 | PB5 | PC7 | P50 | P51 | 7 |
| 6 | PD0 | PD1 | P47 | P46 | PA2 | PB3 | P52 | P54 | VCC_ USB | USB0_ DP | 6 |
| 5 | P43 | P44 | P42 | P45 | P41 | P12 | P53 | P55 | VSS_ USB | USB0_ DM | 5 |
| 4 | VREFL0 | P40 | VREFH0 | VBATT | P34 | P32 | P27 | P15 | P13 | P14 | 4 |
| 3 | P07 | AVCC0 | PJ3 | MD/ FINED | RES# | P35 | P30 | P16 | P17 | P20 | 3 |
| 2 | AVCC1 | AVSS0 | AVSS1 | XCOUT | VSS | VCC | P31 | P25 | P21 | P22 | 2 |
| 1 | P05 | EMLE | VCL | XCIN | XTAL | EXTAL | P33 | P26 | P24 | P23 | 1 |
| | Α | В | С | D | E | F | G | Н | J | K | _ |

注. ピン配置図には、電源端子、I/Oポートを記載しています。

注. 端子構成は、「表1.9 機能別端子一覧(100ピンTFLGA)」をご確認ください。

図 1.8 ピン配置図(100 ピン TFLGA)




図 1.9 ピン配置図 (100 ピン LQFP)

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA)(1/8)

| 10.0 | נ וווייינינים או | ٠,,, | I I LOA, | T | T | 1 , | | |
|----------------------------------|------------------|--------|------------------|--|---|---|--------------|-----------------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | 040.55 |
| 177ピン TFLGA 176ピン LFBGA | クロック システム制御 | 1/0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC R12DA |
| A1 | AVSS0 | | | | | | | |
| A2 | AVCC0 | | | | | | | |
| A3 | VREFL0 | | | | | | | |
| A4 | | P42 | | | | | IRQ10- DS | AN002 |
| A5 | | P46 | | | | | IRQ14- DS | AN006 |
| A6 | VCC | | | | | | | |
| A7 | VSS | | | | | | | |
| A8 | | P94 | A20/D20 | | ET1_ERXD0/ RMII1_RXD0 | | | |
| A9 | VCC | | | | | | | |
| A10 | | P97 | A23/D23 | | ET1_ERXD3 | | | |
| A11 | | PD6 | D6[A6/D6] | MTIC5V/MTIOC8A/ POE4# | | MMC_D0-B/ SDHI_D0-B/ QIO0-B/ QMO-B | IRQ6 | AN106 |
| A12 | | P60 | CS0# | | ET1_TX_EN/ RMII1_TXD_EN | | | |
| A13 | | P63 | CS3#/CAS# | | | | | |
| A14 | | PE1 | D9[A9/D9] | MTIOC4C/ MTIOC3B/ GTIOC1B-A/PO18 | TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12 | MMC_D5-B | | ANEX1 |
| A15 | | PE2 | D10[A10/ D10] | MTIOC4A/ GTIOC0B-A/PO23/ TIC3 | RXD12/SMISO12/ SSCL12/ RXDX12 | MMC_D6-B | IRQ7-DS | AN100 |
| B1 | | P05 | | | | | IRQ13 | DA1 |
| B2 | | P07 | | | | | IRQ15 | ADTRG0# |
| В3 | | P40 | | | | | IRQ8-DS | AN000 |
| B4 | | P41 | | | | | IRQ9-DS | AN001 |
| B5 | | P47 | | | | | IRQ15- DS | AN007 |
| В6 | | P91 | A17/D17 | | ET1_COL/SCK7 | | | AN115 |
| В7 | | P92 | A18/D18 | POE4# | ET1_CRS/ RMII1_CRS_DV/ RXD7/SMISO7/ SSCL7 | | | AN116 |
| B8 | | PD1 | D1[A1/D1] | MTIOC4B/ GTIOC1A-E/POE0# | СТХ0 | | IRQ1 | AN109 |
| В9 | | P96 | A22/D22 | | ET1_ERXD2 | | | |
| B10 | | PD4 | D4[A4/D4] | MTIOC8B/POE11# | | MMC_CMD-B/ SDHI_CMD-B/ QSSL-B | IRQ4 | AN112 |
| B11 | | PG1 | D25 | | ET1_RX_ER/ RMII1_RX_ER | | | |
| B12 | VSS | | | | | | | |
| B13 | | P64 | CS4#/WE# | | | | | |

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA)(2 / 8)

| ピン | | | | , | , | メモリIF | | |
|----------------------------------|----------------------|-------|------------------------|--|---|---------------------------------------|--------------|-----------------|
| 番号 | 電 海 | | バフ | タイマ | 通信 | カメラIF | | |
| 177ピン TFLGA 176ピン LFBGA | 電源 クロック システム制御 | /0ポート | バス EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC R12DA |
| B14 | | PE0 | D8[A8/D8] | MTIOC3D/ GTIOC2B-A | SCK12 | MMC_D4-B | | ANEX0 |
| B15 | | PE3 | D11[A11/D11] | MTIOC4B/ GTIOC2A-A/PO26/ POE8#/TOC3 | CTS12#/RTS12#/ SS12#/ ET0_ERXD3 | MMC_D7-B | | AN101 |
| C1 | AVSS1 | | | | | | | |
| C2 | AVCC1 | | | | | | | |
| C3 | VREFH0 | | | | | | | |
| C4 | | P43 | | | | | IRQ11- DS | AN003 |
| C5 | | P45 | | | | | IRQ13- DS | AN005 |
| C6 | | P90 | A16/D16 | | ET1_RX_DV/ TXD7/SMOSI7/ SSDA7 | | | AN114 |
| C7 | | PD0 | D0[A0/D0] | GTIOC1B-E/POE4# | | | IRQ0 | AN108 |
| C8 | | PD2 | D2[A2/D2] | MTIOC4D/ GTIOC0B-E/TIC2 | CRX0 | MMC_D2-B/ SDHI_D2-B/ QIO2_B | IRQ2 | AN110 |
| C9 | | PD3 | D3[A3/D3] | MTIOC8D/ GTIOC0A-E/POE8#/ TOC2 | | MMC_D3-B/ SDHI_D3-B/ QIO3-B | IRQ3 | AN111 |
| C10 | | PG0 | D24 | | ET1_RX_CLK/ REF50CK1 | | | |
| C11 | VCC | | | | | | | |
| C12 | | P62 | CS2#/RAS# | | | | | |
| C13 | | PE4 | D12[A12/ D12] | MTIOC4D/ MTIOC1A/ GTIOC1A-A/PO28 | ET0_ERXD2 | | | AN102 |
| C14 | VSS | | | | | | | |
| C15 | | P70 | SDCLK | | | | | |
| D1 | | P01 | | TMCI0 | RXD6/SMISO6/ SSCL6 | | IRQ9 | AN119 |
| D2 | | P02 | | TMCI1 | SCK6 | | IRQ10 | AN120 |
| D3 | | P03 | | | | | IRQ11 | DA0 |
| D4 | | P00 | | TMRI0 | TXD6/SMOSI6/ SSDA6 | | IRQ8 | AN118 |
| D5 | | P44 | | | | | IRQ12- DS | AN004 |
| D6 | | P93 | A19/D19 | POE0# | ET1_LINKSTA/ CTS7#/RTS7#/SS7# | | | AN117 |
| D7 | | P95 | A21/D21 | | ET1_ERXD1/ RMII1_RXD1 | | | |
| D8 | VSS | | | | | | | |
| D9 | | PD5 | D5[A5/D5] | MTIC5W/MTIOC8C/ POE10# | | MMC_CLK-B/ SDHI_CLK-B/ QSPCLK-B | IRQ5 | AN113 |

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA)(3 / 8)

| | 1 | ı | 1 | T . | 1 | 1 | 1 | 1 |
|----------------------------------|----------------|--------|------------------|--|---|---|--------------|------------------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | |
| 177ピン TFLGA 176ピン LFBGA | りロック システム制御 | 1/0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC, R12DA |
| D10 | | PD7 | D7[A7/D7] | MTIC5U/POE0# | | MMC_D1-B/ SDHI_D1-B/ QIO1-B/QMI-B | IRQ7 | AN107 |
| D11 | | P61 | CS1#/SDCS# | | | | | |
| D12 | | PE5 | D13[A13/ D13] | MTIOC4C/ MTIOC2B/ GTIOC0A-A | ET0_RX_CLK/ REF50CK0 | | IRQ5 | AN103 |
| D13 | VCC | | | | | | | |
| D14 | | PE7 | D15[A15/ D15] | MTIOC6A/ GTIOC3A-E/TOC1 | | MMC_RES#- B/SDHI_WP-B | IRQ7 | AN105 |
| D15 | | P65 | CS5#/CKE | | | | | |
| E1 | | PJ5 | | POE8# | CTS2#/RTS2#/SS2# | | | |
| E2 | EMLE | | | | | | | |
| E3 | | PF5 | | | | | IRQ4 | |
| E4 | VSS | | | | | | | |
| E5 (注 1) | | | | | | | | |
| E12 | | PE6 | D14[A14/ D14] | MTIOC6C/ GTIOC3B-E/TIC1 | | MMC_CD-B/ SDHI_CD-B | IRQ6 | AN104 |
| E13 | TRDATA0 | PG2 | D26 | | ET1_TX_CLK | | | |
| E14 | TRDATA1 | PG3 | D27 | | ET1_ETXD0/ RMII1_TXD0 | | | |
| E15 | | P67 | CS7#/DQM1 | MTIOC7C/ GTIOC1B-C | CRX2 | | IRQ15 | |
| F1 | VBATT | | | | | | | |
| F2 | VCL | | | | | | | |
| F3 | | PJ3 | EDACK1 | MTIOC3C | ET0_EXOUT/ CTS6#/RTS6#/ CTS0#/RTS0#/ SS6#/SS0# | | | |
| F4 | BSCANP | | | | | | | |
| F12 | | P66 | CS6#/DQM0 | MTIOC7D/ GTIOC2B-C | CTX2 | | | |
| F13 | TRSYNC | PG4 | D28 | | ET1_ETXD1/ RMII1_TXD1 | | | |
| F14 | | PA0 | A0/BC0#/ DQM2 | MTIOC4A/ MTIOC6D/ GTIOC0B-C/ TIOCA0/CACREF/ PO16 | SSLA1-B/ ET0_TX_EN/ RMII0_TXD_EN | | | |
| F15 | VSS | | | | | | | |
| G1 | XCIN | | | | | | | |
| G2 | XCOUT | | | | | | | |
| G3 | MD/FINED | | | | | | | |
| G4 | TRST# | PF4 | | | | | | |
| G12 | TRCLK | PG5 | D29 | | ET1_ETXD2 | | | |
| G13 | TRDATA2 | PG6 | D30 | | ET1_ETXD3 | | | |

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA)(4 / 8)

| 衣 1.3 | 122 132 33 1 III 3 | , ,,,, | | 170 L 7 L F B G A) (4 / | • | | 1 | |
|----------------------------------|----------------------|--------|------------------------|---|---|-----------------------------|---------|------------------|
| ピン 番号 | 商源 | | | タイマ | 通信 | メモリIF カメラIF | | |
| 177ピン TFLGA 176ピン LFBGA | 電源 クロック システム制御 | l/Oポート | バス EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC, R12DA |
| G14 | | PA1 | A1/DQM3 | MTIOC0B/MTCLKC/ MTIOC7B/ GTIOC2A-C/ TIOCB0/PO17 | SCK5/SSLA2-B/ ET0_WOL | | IRQ11 | |
| G15 | VCC | | | | | | | |
| H1 | XTAL | P37 | | | | | | |
| H2 | VSS | | | | | | | |
| Н3 | RES# | | | | | | | |
| H4 | UPSEL | P35 | | | | | NMI | |
| H12 | | PA4 | A4 | MTIC5U/MTCLKA/ TIOCA1/TMRI0/ PO20 | TXD5/SMOSI5/ SSDA5/SSLA0-B/ ET0_MDC | | IRQ5-DS | |
| H13 | | PA3 | A3 | MTIOC0D/MTCLKD/ TIOCD0/TCLKB/ PO19 | RXD5/SMISO5/ SSCL5/ ET0_MDIO | | IRQ6-DS | |
| H14 | | PA2 | A2 | MTIOC7A/ GTIOC1A-C/PO18 | RXD5/SMISO5/ SSCL5/SSLA3-B | | | |
| H15 | TRDATA3 | PG7 | D31 | | ET1_TX_ER | | | |
| J1 | EXTAL | P36 | | | | | | |
| J2 | VCC | | | | | | | |
| J3 | | P34 | | MTIOC0A/TMCI3/ PO12/POE10# | SCK6/SCK0/ ET0_LINKSTA | | IRQ4 | |
| J4 | TMS | PF3 | | | | | | |
| J12 | | PA5 | A5 | MTIOC6B/ GTIOC0A-C/ TIOCB1/PO21 | RSPCKA-B/ ET0_LINKSTA | | | |
| J13 | VSS | | | | | | | |
| J14 | | PA7 | A7 | TIOCB2/PO23 | MISOA-B/ ET0_WOL | | | |
| J15 | | PA6 | A6 | MTIC5V/MTCLKB/ GTETRG-C/ TIOCA2/TMCI3/ PO22/POE10# | CTS5#/RTS5#/ SS5#/MOSIA-B/ ET0_EXOUT | | | |
| K1 | | P33 | EDREQ1 | MTIOC0D/TIOCD0/ TMRI3/PO11/ POE4#/POE11# | RXD6/RXD0/ SMISO6/ SMISO0/SSCL6/ SSCL0/CRX0 | РСКО | IRQ3-DS | |
| K2 | | P32 | | MTIOC0C/TIOCC0/ TMO3/PO10/ RTCOUT/RTCIC2/ POE0#/POE10# | TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0/ USB0_VBUSEN | VSYNC | IRQ2-DS | |
| K3 | TDI | PF2 | | | RXD1/SMISO1/ SSCL1 | | | |
| K4 | TCK | PF1 | | | SCK1 | | | |
| K12 | | PB2 | A10 | TIOCC3/TCLKC/ PO26 | CTS4#/RTS4#/ CTS6#/RTS6#/ SS4#/SS6#/ ET0_RX_CLK/ REF50CK0 | | | |

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA)(5 / 8)

| 12、1.5 | 122733 114 3 | JE (| | 170 L 2 LFBGA) (37 | | | | _ |
|----------------------------------|---------------------------------|--------|------------------|---|--|-----------------------------|---------|------------------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | |
| 177ピン TFLGA 176ピン LFBGA | ^{电版} クロック システム制御 | l/Oポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC, R12DA |
| K13 | | P71 | A18/CS1# | | ET0_MDIO | | | |
| K14 | VCC | | | | | | | |
| K15 | | PB0 | A8 | MTIC5W/TIOCA3/ PO24 | RXD4/RXD6/ SMISO4/SMISO6/ SSCL4/SSCL6/ ET0_ERXD1/ RMII0_RXD1 | | IRQ12 | |
| L1 | | P31 | | MTIOC4D/TMCI2/ PO9/RTCIC1 | CTS1#/RTS1#/ SS1#/ET1_MDC | | IRQ1-DS | |
| L2 | | P30 | | MTIOC4B/TMRI3/ PO8/RTCIC0/ POE8# | RXD1/SMISO1/ SSCL1/ ET1_MDIO | | IRQ0-DS | |
| L3 | TDO | PF0 | | | TXD1/SMOSI1/ SSDA1 | | | |
| L4 | | P25 | CS5#/ EDACK1 | MTIOC4C/MTCLKB/ TIOCA4/PO5 | RXD3/SMISO3/ SSCL3/ SSIDATA1 | HSYNC | | ADTRG0# |
| L12 | | PB6 | A14 | MTIOC3D/TIOCA5/ PO30 | RXD9/ET0_ETXD1/ RMII0_TXD1 | | | |
| L13 | | PB3 | A11 | MTIOC0A/ MTIOC4A/TIOCD3/ TCLKD/TMO0/ PO27/POE11# | SCK4/SCK6/ ET0_RX_ER/ RMII0_RX_ER | | | |
| L14 | | PB1 | A9 | MTIOC0C/ MTIOC4C/TIOCB3/ TMCI0/PO25 | TXD4/TXD6/ SMOSI4/SMOSI6/ SSDA4/SSDA6/ ET0_ERXD0/ RMII0_RXD0 | | IRQ4-DS | |
| L15 | | P72 | A19/CS2# | | ET0_MDC | | | |
| M1 | | P27 | CS7# | MTIOC2B/TMCI3/ PO7 | SCK1/ET1_WOL | | | |
| M2 | | P26 | CS6# | MTIOC2A/TMO1/ PO6 | TXD1/CTS3#/ RTS3#/SMOSI1/ SS3#/SSDA1/ ET1_EXOUT | | | |
| М3 | | P24 | CS4#/ EDREQ1 | MTIOC4A/MTCLKA/ TIOCB4/TMRI1/PO4 | SCK3/ USB0_VBUSEN/ SSISCK1 | PIXCLK | | |
| M4 | | P86 | | MTIOC4D/ GTIOC2B-B/ TIOCA0 | RXD10 | PIXD1 | | |
| M5 | VCC_USB | | | | | | | |
| M6 | AVCC_ USBA | | | | | | | |
| M7 | USBA_ RREF | | | | | | | |
| M8 | VCC_ USBA | | | | | | | |
| M9 | | P50 | WR0#/WR# | | TXD2/SMOSI2/ SSDA2 | | | |

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA)(6 / 8)

| 1.2. | | JE (| | | -, | 4 = 0.05 | | |
|----------------------------------|----------------|--------|---------------------|---|---|---|-------|------------------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | 040450 |
| 177ピン TFLGA 176ピン LFBGA | クロック システム制御 | 1/0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC, R12DA |
| M10 | | PC5 | A21/CS2#/ WAIT# | MTIOC3B/MTCLKD/ GTIOC1A-D/TMRI2/ PO29 | SCK8/RSPCKA-A/ RTS8#/ET0_ETXD2 | MMC_D5-A | | |
| M11 | | P81 | EDACK0 | MTIOC3D/ GTIOC0B-D/PO27 | RXD10/ET0_ETXD0/ RMII0_TXD0 | MMC_D3-A/ SDHI_CD-A/ QIO3-A | | |
| M12 | | P77 | CS7# | PO23 | TXD11/ET0_RX_ER/ RMII0_RX_ER | MMC_CLK-A/ SDHI_CLK-A/ QSPCLK-A | | |
| M13 | | PB7 | A15 | MTIOC3B/TIOCB5/ PO31 | TXD9/ET0_CRS/ RMII0_CRS_DV | | | |
| M14 | | PB5 | A13 | MTIOC2A/ MTIOC1B/TIOCB4/ TMRI1/PO29/ POE4# | SCK9/RTS9#/ ET0_ETXD0/ RMII0_TXD0 | | | |
| M15 | | PB4 | A12 | TIOCA4/PO28 | CTS9#/ET0_TX_EN/ RMII0_TXD_EN | | | |
| N1 | VCC | | | | | | | |
| N2 | | P23 | EDACK0 | MTIOC3D/MTCLKD/ GTIOC0A-B/ TIOCD3/PO3 | TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ SSISCK0 | PIXD7 | | |
| N3 | | P22 | EDREQ0 | MTIOC3B/MTCLKC/ GTIOC1A-B/ TIOCC3/TMO0/PO2 | SCK0/ USB0_OVRCURB/ USBA_OVRCURB/ AUDIO_MCLK | PIXD6 | | |
| N4 | | P15 | | MTIOC0B/MTCLKB/ GTETRG-B/ TIOCB2/TCLKB/ TMCI2/PO13 | RXD1/SCK3/ SMISO1/SSCL1/ CRX1-DS/ USBA_VBUSEN/ SSIWS1 | PIXD0 | IRQ5 | |
| N5 | | P12 | WR3#/BC3# | MTIC5U/TMCI1 | RXD2/SMISO2/ SSCL2/ SCL0[FM+] | | IRQ2 | |
| N6 | VSS_USB | | | | | | | |
| N7 | VSS2_ USBA | | | | | | | |
| N8 | VSS1_ USBA | | | | | | | |
| N9 | | P51 | WR1#/BC1#/ WAIT# | | SCK2 | | | |
| N10 | UB | PC7 | A23/CS0# | MTIOC3A/MTCLKB/ GTIOC3A-D/TMO2/ TOC0/PO31/ CACREF | TXD8/MISOA-A/ ET0_COL | MMC_D7-A | IRQ14 | |
| N11 | | P82 | EDREQ1 | MTIOC4A/ GTIOC2A-D/PO28 | TXD10/ET0_ETXD1/ RMII0_TXD1 | MMC_D4-A | | |
| N12 | | PC3 | A19 | MTIOC4D/ GTIOC1B-D/TCLKB/ PO24 | TXD5/SMOSI5/ SSDA5/ ET0_TX_ER | MMC_D0-A/ SDHI_D0-A/ QIO0-A/ QMO-A | | |

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA)(7 / 8)

| ピン | | | , | タイマ | | メモリIF | | |
|-------------------------|---------------|---------|--------------|--|--|---|-------|---------|
| 番号 177 ピン | 電源 クロック | 1/0ポート | バス EXDMAC | | 通信 | カメラIF | 割り込み | S12ADC, |
| TFLGA 176ピン LFBGA | システム制御 | /O/\\—\ | SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| N13 | | PC0 | A16 | MTIOC3C/TCLKC/ PO17 | CTS5#/RTS5#/ SS5#/SSLA1-A/ ET0_ERXD3 | | IRQ14 | |
| N14 | | P73 | CS3# | PO16 | ET0_WOL | | | |
| N15 | VSS | | | | | | | |
| P1 | VSS | | | | | | | |
| P2 | | P17 | | MTIOC3A/ MTIOC3B/ MTIOC4B/ GTIOC0B-B/ TIOCB0/TCLKD/ TMO1/PO15/POE8# | SCK1/TXD3/ SMOSI3/SSDA3/ SDA2-DS/ SSITXD0 | PIXD3 | IRQ7 | ADTRG1# |
| P3 | | P87 | | MTIOC4C/ GTIOC1B-B/ TIOCA2 | TXD10 | PIXD2 | | |
| P4 | | P14 | | MTIOC3A/MTCLKA/ TIOCB5/TCLKA/ TMRI2/PO15 | CTS1#/RTS1#/ SS1#/CTX1/ USB0_OVRCURA | | IRQ4 | |
| P5 | | | | | USB0_DP | | | |
| P6 | AVSS_ USBA | | | | | | | |
| P7 | | | | | USBA_DM | | | |
| P8 | | P10 | ALE | MTIC5W/TMRI3 | USBA_OVRCURA | | IRQ0 | |
| P9 | | P52 | RD# | | RXD2/SMISO2/ SSCL2 | | | |
| P10 | | P83 | EDACK1 | MTIOC4C/ GTIOC0A-D | CTS10#/ET0_CRS/ RMII0_CRS_DV/ SCK10 | | | |
| P11 | | PC6 | A22/CS1# | MTIOC3C/MTCLKA/ GTIOC3B-D/TMCI2/ TIC0/PO30 | RXD8/MOSIA-A/ ET0_ETXD3 | MMC_D6-A | IRQ13 | |
| P12 | | PC4 | A20/CS3# | MTIOC3D/MTCLKC/ GTETRG-D/TMCI1/ PO25/POE0# | SCK5/CTS8#/ SSLA0-A/ ET0_TX_CLK | MMC_D1-A/ SDHI_D1-A/ QIO1-A/QMI-A | | |
| P13 | | PC2 | A18 | MTIOC4B/ GTIOC2B-D/TCLKA/ PO21 | RXD5/SMISO5/ SSCL5/SSLA3-A/ ET0_RX_DV/ | MMC_CD-A/ SDHI_D3-A | | |
| P14 | | P75 | CS5# | PO20 | SCK11/RTS11#/ ET0_ERXD0/ RMII0_RXD0/ | MMC_RES#- A/SDHI_D2-A | | |
| P15 | VCC | | | | | | | |
| R1 | | P21 | | MTIOC1B/ MTIOC4A/ GTIOC2A-B/ TIOCA3/TMCI0/PO1 | RXD0/SMISO0/ SSCL0/ USB0_EXICEN/ USBA_EXICEN/ SSIWS0 | PIXD5 | IRQ9 | |
| R2 | | P20 | | MTIOC1A/TIOCB3/ TMRI0/PO0 | TXD0/SMOSI0/ SSDA0/USB0_ID/ USBA_ID/ SSIRXD0 | PIXD4 | IRQ8 | |

表 1.5 機能別端子一覧(177ピンTFLGA, 176ピンLFBGA)(8/8)

| ピン 番号 | 高海 | | バス | タイマ | 通信 | メモリIF カメラIF | | |
|----------------------------------|----------------------|---------------------|------------------|---|--|-------------------------------------|-------|------------------|
| 177ピン TFLGA 176ピン LFBGA | 電源 クロック システム制御 | l/Oポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC, R12DA |
| R3 | | P16 | | MTIOC3C/ MTIOC3D/TIOCB1/ TCLKC/TMO2/ PO14/RTCOUT | TXD1/RXD3/ SMOSI1/SMISO3/ SSDA1/SSCL3/ SCL2-DS/ USB0_VBUS/ USB0_VBUSEN/ USB0_OVRCURB | | IRQ6 | ADTRG0# |
| R4 | | P13 | WR2#/BC2# | MTIOC0B/TIOCA5/ TMO3/PO13 | TXD2/SMOSI2/ SSDA2/ SDA0[FM+] | | IRQ3 | ADTRG1# |
| R5 | | | | | USB0_DM | | | |
| R6 | PVSS_ USBA | | | | | | | |
| R7 | | | | | USBA_DP | | | |
| R8 | | P11 | | MTIC5V/TMCI3 | SCK2/USBA_VBUS/ USBA_VBUSEN | | IRQ1 | |
| R9 | | P53 ^(注2) | BCLK | | | | | |
| R10 | VSS | | | | | | | |
| R11 | VCC | | | | | | | |
| R12 | | P80 | EDREQ0 | MTIOC3B/PO26 | SCK10/RTS10#/ ET0_TX_EN/ RMII0_TXD_EN | MMC_D2-A/ SDHI_WP-A/ QIO2-A | | |
| R13 | | P76 | CS6# | PO22 | RXD11/ ET0_RX_CLK/ REF50CK0 | MMC_CMD-A/ SDHI_CMD-A/ QSSL-A | | |
| R14 | | P74 | A20/CS4# | PO19 | CTS11#/ ET0_ERXD1/ RMII0_RXD1 | | | |
| R15 | | PC1 | A17 | MTIOC3A/TCLKD/ PO18 | SCK5/SSLA2-A/ ET0_ERXD2 | | IRQ12 | |

注1.

¹⁷⁶ピンLFBGAには、E5ピンはありません。 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。 注2.

表 1.6 機能別端子一覧(176ピンLQFP)(1/8)

| ピン | | | /C/EQIT/(| 1 | \z <i>I</i> _ | メモリIF | | |
|---------------|----------------|---------|------------------|---|--|-----------------------------|--------------|---------|
| 番号 | 電源 | 10 10 1 | バス | タイマ | 通信 | カメラIF | dal II No. o | S12ADC, |
| 176ピン LQFP | クロック システム制御 | /0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 1 | AVSS0 | | | | | | | |
| 2 | | P05 | | | | | IRQ13 | DA1 |
| 3 | AVCC1 | | | | | | | |
| 4 | | P03 | | | | | IRQ11 | DA0 |
| 5 | AVSS1 | | | | | | | |
| 6 | | P02 | | TMCI1 | SCK6 | | IRQ10 | AN120 |
| 7 | | P01 | | TMCI0 | RXD6/SMISO6/ SSCL6 | | IRQ9 | AN119 |
| 8 | | P00 | | TMRI0 | TXD6/SMOSI6/ SSDA6 | | IRQ8 | AN118 |
| 9 | | PF5 | | | | | IRQ4 | |
| 10 | EMLE | | | | | | | |
| 11 | | PJ5 | | POE8# | CTS2#/RTS2#/SS2# | | | |
| 12 | VSS | | | | | | | |
| 13 | | PJ3 | EDACK1 | MTIOC3C | ET0_EXOUT/ CTS6#/RTS6#/ CTS0#/RTS0#/ SS6#/SS0# | | | |
| 14 | VCL | | | | | | | |
| 15 | VBATT | | | | | | | |
| 16 | NC | | | | | | | |
| 17 | TRST# | PF4 | | | | | | |
| 18 | MD/FINED | | | | | | | |
| 19 | XCIN | | | | | | | |
| 20 | XCOUT | | | | | | | |
| 21 | RES# | | | | | | | |
| 22 | XTAL | P37 | | | | | | |
| 23 | VSS | | | | | | | |
| 24 | EXTAL | P36 | | | | | | |
| 25 | VCC | | | | | | | |
| 26 | UPSEL | P35 | | | | | NMI | |
| 27 | | P34 | | MTIOC0A/TMCI3/ PO12/POE10# | SCK6/SCK0/ ET0_LINKSTA | | IRQ4 | |
| 28 | | P33 | EDREQ1 | MTIOC0D/TIOCD0/ TMRI3/PO11/ POE4#/POE11# | RXD6/RXD0/ SMISO6/ SMISO0/SSCL6/ SSCL0/CRX0 | PCKO | IRQ3-DS | |
| 29 | | P32 | | MTIOC0C/TIOCC0/ TMO3/PO10/ RTCOUT/RTCIC2/ POE0#/POE10# | TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0/ USB0_VBUSEN | VSYNC | IRQ2-DS | |
| 30 | TMS | PF3 | | | | | | |
| 31 | TDI | PF2 | | | RXD1/SMISO1/ SSCL1 | | | |
| 32 | | P31 | | MTIOC4D/TMCI2/ PO9/RTCIC1 | CTS1#/RTS1#/ SS1#/ET1_MDC | | IRQ1-DS | |

表 1.6 機能別端子一覧(176ピンLQFP)(2/8)

| ٠٠٠ | | 30 (110 | | - · · · · · · · · · · · · · · · · · · · | | <i>4</i> + 11 F | | |
|---------------|----------------|---------|------------------|--|--|-----------------------------|---------|---------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
| 176ピン LQFP | クロック システム制御 | /○ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 33 | | P30 | | MTIOC4B/TMRI3/ PO8/RTCIC0/ POE8# | RXD1/SMISO1/ SSCL1/ ET1_MDIO | | IRQ0-DS | |
| 34 | TCK | PF1 | | | SCK1 | | | |
| 35 | TDO | PF0 | | | TXD1/SMOSI1/ SSDA1 | | | |
| 36 | | P27 | CS7# | MTIOC2B/TMCI3/ PO7 | SCK1/ET1_WOL | | | |
| 37 | | P26 | CS6# | MTIOC2A/TMO1/ PO6 | TXD1/CTS3#/ RTS3#/SMOSI1/ SS3#/SSDA1/ ET1_EXOUT | | | |
| 38 | | P25 | CS5#/ EDACK1 | MTIOC4C/MTCLKB/ TIOCA4/PO5 | RXD3/SMISO3/ SSCL3/ SSIDATA1 | HSYNC | | ADTRG0# |
| 39 | VCC | | | | | | | |
| 40 | | P24 | CS4#/ EDREQ1 | MTIOC4A/MTCLKA/ TIOCB4/TMRI1/PO4 | | PIXCLK | | |
| 41 | VSS | | | | | | | |
| 42 | | P23 | EDACK0 | MTIOC3D/MTCLKD/ GTIOC0A-B/ TIOCD3/PO3 | TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ SSISCK0 | PIXD7 | | |
| 43 | | P22 | EDREQ0 | MTIOC3B/MTCLKC/ GTIOC1A-B/ TIOCC3/TMO0/PO2 | SCK0/ USB0_OVRCURB/ USBA_OVRCURB/ AUDIO_MCLK | PIXD6 | | |
| 44 | | P21 | | MTIOC1B/ MTIOC4A/ GTIOC2A-B/ TIOCA3/TMCI0/PO1 | RXD0/SMISO0/ SSCL0/ USB0_EXICEN/ USBA_EXICEN/ SSIWS0 | PIXD5 | IRQ9 | |
| 45 | | P20 | | MTIOC1A/TIOCB3/ TMRI0/PO0 | TXD0/SMOSI0/ SSDA0/USB0_ID/ USBA_ID/ SSIRXD0 | PIXD4 | IRQ8 | |
| 46 | | P17 | | MTIOC3A/ MTIOC3B/ MTIOC4B/ GTIOC0B-B/ TIOCB0/TCLKD/ TMO1/PO15/POE8# | SCK1/TXD3/ SMOSI3/SSDA3/ SDA2-DS/ SSITXD0 | PIXD3 | IRQ7 | ADTRG1# |
| 47 | | P87 | | MTIOC4C/ GTIOC1B-B/ TIOCA2 | TXD10 | PIXD2 | | |
| 48 | | P16 | | MTIOC3C/ MTIOC3D/TIOCB1/ TCLKC/TMO2/ PO14/RTCOUT | TXD1/RXD3/ SMOSI1/SMISO3/ SSDA1/SSCL3/ SCL2-DS/ USB0_VBUS/ USB0_VBUSEN/ USB0_OVRCURB | | IRQ6 | ADTRG0# |

表 1.6 機能別端子一覧(176ピンLQFP)(3/8)

| 4X 1.0 | 1207371111 |]] , , , , | | -, | | メモリIF | | |
|---------------|----------------|---------------------|---------------------|---|---|-----------------------------|------|------------------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | \$12ADC |
| 176ピン LQFP | クロック システム制御 | 1/0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC, R12DA |
| 49 | | P86 | | MTIOC4D/ GTIOC2B-B/ TIOCA0 | RXD10 | PIXD1 | | |
| 50 | | P15 | | MTIOC0B/MTCLKB/ GTETRG-B/ TIOCB2/TCLKB/ TMCI2/PO13 | RXD1/SCK3/ SMISO1/SSCL1/ CRX1-DS/ USBA_VBUSEN/ SSIWS1 | PIXD0 | IRQ5 | |
| 51 | | P14 | | MTIOC3A/MTCLKA/ TIOCB5/TCLKA/ TMRI2/PO15 | CTS1#/RTS1#/ SS1#/CTX1/ USB0_OVRCURA | | IRQ4 | |
| 52 | | P13 | WR2#/BC2# | MTIOC0B/TIOCA5/ TMO3/PO13 | TXD2/SMOSI2/ SSDA2/ SDA0[FM+] | | IRQ3 | ADTRG1# |
| 53 | | P12 | WR3#/BC3# | MTIC5U/TMCI1 | RXD2/SMISO2/ SSCL2/ SCL0[FM+] | | IRQ2 | |
| 54 | VCC_USB | | | | | | | |
| 55 | | | | | USB0_DM | | | |
| 56 | | | | | USB0_DP | | | |
| 57 | VSS_USB | | | | | | | |
| 58 | AVCC_ USBA | | | | | | | |
| 59 | USBA_ RREF | | | | | | | |
| 60 | AVSS_ USBA | | | | | | | |
| 61 | PVSS_ USBA | | | | | | | |
| 62 | VSS2_ USBA | | | | | | | |
| 63 | | | | | USBA_DM | | | |
| 64 | | | | | USBA_DP | | | |
| 65 | VSS1_ USBA | | | | | | | |
| 66 | VCC_ USBA | | | | | | | |
| 67 | | P11 | | MTIC5V/TMCI3 | SCK2/USBA_VBUS/ USBA_VBUSEN | | IRQ1 | |
| 68 | | P10 | ALE | MTIC5W/TMRI3 | USBA_OVRCURA | | IRQ0 | _ |
| 69 | | P53 ^(注1) | BCLK | | | | | |
| 70 | | P52 | RD# | | RXD2/SMISO2/ SSCL2 | | | |
| 71 | | P51 | WR1#/BC1#/ WAIT# | | SCK2 | | | |
| 72 | | P50 | WR0#/WR# | | TXD2/SMOSI2/ SSDA2 | | | |
| 73 | VSS | | | | | | | |

表 1.6 機能別端子一覧(176ピンLQFP)(4/8)

| 12、1.0 | 1 2 1 1 2 1 2 1 2 1 | JE (110 | | ., 0, | T. | T | ſ | |
|---------------|---------------------|---------|--------------------|--|---|---|-------|---------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
| 176ピン LQFP | クロック システム制御 | /○ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 74 | | P83 | EDACK1 | MTIOC4C/ GTIOC0A-D | CTS10#/ET0_CRS/ RMII0_CRS_DV/ SCK10 | | | |
| 75 | VCC | | | | | | | |
| 76 | UB | PC7 | A23/CS0# | MTIOC3A/MTCLKB/ GTIOC3A-D/TMO2/ TOC0/PO31/ CACREF | TXD8/MISOA-A/ ET0_COL | MMC_D7-A | IRQ14 | |
| 77 | | PC6 | A22/CS1# | MTIOC3C/MTCLKA/ GTIOC3B-D/TMCI2/ TIC0/PO30 | RXD8/MOSIA-A/ ET0_ETXD3 | MMC_D6-A | IRQ13 | |
| 78 | | PC5 | A21/CS2#/ WAIT# | MTIOC3B/MTCLKD/ GTIOC1A-D/TMRI2/ PO29 | SCK8/RSPCKA-A/ RTS8#/ET0_ETXD2 | MMC_D5-A | | |
| 79 | | P82 | EDREQ1 | MTIOC4A/ GTIOC2A-D/PO28 | TXD10/ET0_ETXD1/ RMII0_TXD1 | MMC_D4-A | | |
| 80 | | P81 | EDACK0 | MTIOC3D/ GTIOC0B-D/PO27 | RXD10/ET0_ETXD0/ RMII0_TXD0 | MMC_D3-A/ SDHI_CD-A/ QIO3-A | | |
| 81 | | P80 | EDREQ0 | MTIOC3B/PO26 | SCK10/RTS10#/ ET0_TX_EN/ RMII0_TXD_EN | MMC_D2-A/ SDHI_WP-A/ QIO2-A | | |
| 82 | | PC4 | A20/CS3# | | SCK5/CTS8#/ SSLA0-A/ ET0_TX_CLK | MMC_D1-A/ SDHI_D1-A/ QIO1-A/QMI-A | | |
| 83 | | PC3 | A19 | MTIOC4D/ GTIOC1B-D/TCLKB/ PO24 | TXD5/SMOSI5/ SSDA5/ ET0_TX_ER | MMC_D0-A/ SDHI_D0-A/ QIO0-A/ QMO-A | | |
| 84 | | P77 | CS7# | PO23 | TXD11/ET0_RX_ER/ RMII0_RX_ER | MMC_CLK-A/ SDHI_CLK-A/ QSPCLK-A | | |
| 85 | | P76 | CS6# | PO22 | RXD11/ ET0_RX_CLK/ REF50CK0 | MMC_CMD-A/ SDHI_CMD-A/ QSSL-A | | |
| 86 | | PC2 | A18 | MTIOC4B/ GTIOC2B-D/TCLKA/ PO21 | RXD5/SMISO5/ SSCL5/SSLA3-A/ ET0_RX_DV | MMC_CD-A/ SDHI_D3-A | | |
| 87 | | P75 | CS5# | PO20 | SCK11/RTS11#/ ET0_ERXD0/ RMII0_RXD0 | MMC_RES#- A/SDHI_D2-A | | |
| 88 | | P74 | A20/CS4# | PO19 | CTS11#/ ET0_ERXD1/ RMII0_RXD1 | | | |
| 89 | | PC1 | A17 | MTIOC3A/TCLKD/ PO18 | SCK5/SSLA2-A/ ET0_ERXD2 | | IRQ12 | |
| 90 | VCC | | | | | | | |
| 91 | | PC0 | A16 | MTIOC3C/TCLKC/ PO17 | CTS5#/RTS5#/ SS5#/SSLA1-A/ ET0_ERXD3 | | IRQ14 | |
| 92 | VSS | | | | | | | |
| 93 | | P73 | CS3# | PO16 | ET0_WOL | | | |

表 1.6 機能別端子一覧(176ピンLQFP)(5/8)

| | 1 | | | | ı | T | | |
|---------------|----------------|--------|------------------|---|--|-----------------------------|---------|---------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC. |
| 176ピン LQFP | クロック システム制御 | 1/0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 94 | | PB7 | A15 | MTIOC3B/TIOCB5/ PO31 | TXD9/ET0_CRS/ RMII0_CRS_DV | | | |
| 95 | | PB6 | A14 | MTIOC3D/TIOCA5/ PO30 | RXD9/ET0_ETXD1/ RMII0_TXD1 | | | |
| 96 | | PB5 | A13 | MTIOC2A/ MTIOC1B/TIOCB4/ TMRI1/PO29/ POE4# | SCK9/RTS9#/ ET0_ETXD0/ RMII0_TXD0 | | | |
| 97 | | PB4 | A12 | TIOCA4/PO28 | CTS9#/ET0_TX_EN/ RMII0_TXD_EN | | | |
| 98 | | PB3 | A11 | MTIOC0A/ MTIOC4A/TIOCD3/ TCLKD/TMO0/ PO27/POE11# | SCK4/SCK6/ ET0_RX_ER/ RMII0_RX_ER | | | |
| 99 | | PB2 | A10 | TIOCC3/TCLKC/ PO26 | CTS4#/RTS4#/ CTS6#/RTS6#/ SS4#/SS6#/ ET0_RX_CLK/ REF50CK0 | | | |
| 100 | | PB1 | A9 | MTIOC0C/ MTIOC4C/TIOCB3/ TMCI0/PO25 | TXD4/TXD6/ SMOSI4/SMOSI6/ SSDA4/SSDA6/ ET0_ERXD0/ RMII0_RXD0 | | IRQ4-DS | |
| 101 | | P72 | A19/CS2# | | ET0_MDC | | | |
| 102 | | P71 | A18/CS1# | | ET0_MDIO | | | |
| 103 | VCC | | | | | | | |
| 104 | | PB0 | A8 | MTIC5W/TIOCA3/ PO24 | RXD4/RXD6/ SMISO4/SMISO6/ SSCL4/SSCL6/ ET0_ERXD1/ RMII0_RXD1 | | IRQ12 | |
| 105 | VSS | | | | _ | | | |
| 106 | | PA7 | A7 | TIOCB2/PO23 | MISOA-B/ ET0_WOL | | | |
| 107 | | PA6 | A6 | MTIC5V/MTCLKB/ GTETRG-C/ TIOCA2/TMCI3/ PO22/POE10# | CTS5#/RTS5#/ SS5#/MOSIA-B/ ET0_EXOUT | | | |
| 108 | | PA5 | A5 | MTIOC6B/ GTIOC0A-C/ TIOCB1/PO21 | RSPCKA-B/ ET0_LINKSTA | | | |
| 109 | | PA4 | A4 | MTIC5U/MTCLKA/ TIOCA1/TMRI0/ PO20 | TXD5/SMOSI5/ SSDA5/SSLA0-B/ ET0_MDC | | IRQ5-DS | |
| 110 | | PA3 | A3 | MTIOC0D/MTCLKD/ TIOCD0/TCLKB/ PO19 | RXD5/SMISO5/ SSCL5/ ET0_MDIO | | IRQ6-DS | |
| 111 | TRDATA3 | PG7 | D31 | | ET1_TX_ER | | | |
| 112 | | PA2 | A2 | MTIOC7A/ GTIOC1A-C/PO18 | RXD5/SMISO5/ SSCL5/SSLA3-B | | | |
| 113 | TRDATA2 | PG6 | D30 | | ET1_ETXD3 | | | |

表 1.6 機能別端子一覧(176ピンLQFP)(6 / 8)

| 表 1.6 | ו ווויירנינים אאוי | 見(170 | EDLQFP) (6 | 7 0) | | | | |
|---------------|--------------------|--------|------------------|--|---|-----------------------------|---------|------------------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | 040400 |
| 176ピン LQFP | クロック システム制御 | I/Oポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC, R12DA |
| 114 | | PA1 | A1/DQM3 | MTIOC0B/MTCLKC/ MTIOC7B/ GTIOC2A-C/ TIOCB0/PO17 | SCK5/SSLA2-B/ ET0_WOL | | IRQ11 | |
| 115 | VCC | | | | | | | |
| 116 | TRCLK | PG5 | D29 | | ET1_ETXD2 | | | |
| 117 | VSS | | | | | | | |
| 118 | | PA0 | A0/BC0#/ DQM2 | MTIOC4A/ MTIOC6D/ GTIOC0B-C/ TIOCA0/CACREF/ PO16 | SSLA1-B/ ET0_TX_EN/ RMII0_TXD_EN | | | |
| 119 | TRSYNC | PG4 | D28 | | ET1_ETXD1/ RMII1_TXD1 | | | |
| 120 | | P67 | CS7#/DQM1 | MTIOC7C/ GTIOC1B-C | CRX2 | | IRQ15 | |
| 121 | TRDATA1 | PG3 | D27 | | ET1_ETXD0/ RMII1_TXD0 | | | |
| 122 | | P66 | CS6#/DQM0 | MTIOC7D/ GTIOC2B-C | CTX2 | | | |
| 123 | TRDATA0 | PG2 | D26 | | ET1_TX_CLK | | | |
| 124 | | P65 | CS5#/CKE | | | | | |
| 125 | | PE7 | D15[A15/ D15] | MTIOC6A/ GTIOC3A-E/TOC1 | | MMC_RES#- B/SDHI_WP-B | IRQ7 | AN105 |
| 126 | | PE6 | D14[A14/ D14] | MTIOC6C/ GTIOC3B-E/TIC1 | | MMC_CD-B/ SDHI_CD-B | IRQ6 | AN104 |
| 127 | VCC | | | | | | | |
| 128 | | P70 | SDCLK | | | | | |
| 129 | VSS | | | | | | | |
| 130 | | PE5 | D13[A13/ D13] | MTIOC4C/ MTIOC2B/ GTIOC0A-A | ET0_RX_CLK/ REF50CK0 | | IRQ5 | AN103 |
| 131 | | PE4 | D12[A12/ D12] | MTIOC4D/ MTIOC1A/ GTIOC1A-A/PO28 | ET0_ERXD2 | | | AN102 |
| 132 | | PE3 | D11[A11/D11] | MTIOC4B/ GTIOC2A-A/PO26/ POE8#/TOC3 | CTS12#/RTS12#/ SS12#/ ET0_ERXD3 | MMC_D7-B | | AN101 |
| 133 | | PE2 | D10[A10/ D10] | MTIOC4A/ GTIOC0B-A/PO23/ TIC3 | RXD12/SMISO12/ SSCL12/ RXDX12 | MMC_D6-B | IRQ7-DS | AN100 |
| 134 | | PE1 | D9[A9/D9] | MTIOC4C/ MTIOC3B/ GTIOC1B-A/PO18 | TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12 | MMC_D5-B | | ANEX1 |
| 135 | | PE0 | D8[A8/D8] | MTIOC3D/ GTIOC2B-A | SCK12 | MMC_D4-B | | ANEX0 |
| 136 | | P64 | CS4#/WE# | | | | | |
| 137 | | P63 | CS3#/CAS# | | | | | |
| 138 | | P62 | CS2#/RAS# | | | | | |
| 139 | | P61 | CS1#/SDCS# | | | | | |

表 1.6 機能別端子一覧(176ピンLQFP)(7/8)

| A 1.0 | ו ווויירנינים מאו | | | - / | | | | |
|---------------|-------------------|-------|------------------|--|---|---|------|---------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
| 176ピン LQFP | クロック システム制御 | /0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 140 | VSS | | | | | | | |
| 141 | | P60 | CS0# | | ET1_TX_EN/ RMII1_TXD_EN | | | |
| 142 | VCC | | | | | | | |
| 143 | | PD7 | D7[A7/D7] | MTIC5U/POE0# | | MMC_D1-B/ SDHI_D1-B/ QIO1-B/QMI-B | IRQ7 | AN107 |
| 144 | | PG1 | D25 | | ET1_RX_ER/ RMII1_RX_ER | | | |
| 145 | | PD6 | D6[A6/D6] | MTIC5V/MTIOC8A/ POE4# | | MMC_D0-B/ SDHI_D0-B/ QIO0-B/ QMO-B | IRQ6 | AN106 |
| 146 | | PG0 | D24 | | ET1_RX_CLK/ REF50CK1 | | | |
| 147 | | PD5 | D5[A5/D5] | MTIC5W/MTIOC8C/ POE10# | | MMC_CLK-B/ SDHI_CLK-B/ QSPCLK-B | IRQ5 | AN113 |
| 148 | | PD4 | D4[A4/D4] | MTIOC8B/POE11# | | MMC_CMD-B/ SDHI_CMD-B/ QSSL-B | IRQ4 | AN112 |
| 149 | | P97 | A23/D23 | | ET1_ERXD3 | | | |
| 150 | | PD3 | D3[A3/D3] | MTIOC8D/ GTIOC0A-E/POE8#/ TOC2 | | MMC_D3-B/ SDHI_D3-B/ QIO3-B | IRQ3 | AN111 |
| 151 | VSS | | | | | | | |
| 152 | | P96 | A22/D22 | | ET1_ERXD2 | | | |
| 153 | VCC | | | | | | | |
| 154 | | PD2 | D2[A2/D2] | MTIOC4D/ GTIOC0B-E/TIC2 | CRX0 | MMC_D2-B/ SDHI_D2-B/ QIO2_B | IRQ2 | AN110 |
| 155 | | P95 | A21/D21 | | ET1_ERXD1/ RMII1_RXD1 | | | |
| 156 | | PD1 | D1[A1/D1] | MTIOC4B/ GTIOC1A-E/POE0# | СТХ0 | | IRQ1 | AN109 |
| 157 | | P94 | A20/D20 | | ET1_ERXD0/ RMII1_RXD0 | | | |
| 158 | | PD0 | D0[A0/D0] | GTIOC1B-E/POE4# | | | IRQ0 | AN108 |
| 159 | | P93 | A19/D19 | POE0# | ET1_LINKSTA/ CTS7#/RTS7#/SS7# | | | AN117 |
| 160 | | P92 | A18/D18 | POE4# | ET1_CRS/ RMII1_CRS_DV/ RXD7/SMISO7/ SSCL7 | | | AN116 |
| 161 | | P91 | A17/D17 | | ET1_COL/SCK7 | | | AN115 |
| 162 | VSS | | | | | | | |
| 163 | | P90 | A16/D16 | | ET1_RX_DV/ TXD7/SMOSI7/ SSDA7 | | | AN114 |
| 164 | VCC | | | | | | | İ |

表 1.6 機能別端子一覧(176ピンLQFP)(8/8)

| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
|---------------|----------------|--------|------------------|--|---|-----------------------------|--------------|---------|
| 176ピン LQFP | クロック システム制御 | I/Oポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 165 | | P47 | | | | | IRQ15- DS | AN007 |
| 166 | | P46 | | | | | IRQ14- DS | AN006 |
| 167 | | P45 | | | | | IRQ13- DS | AN005 |
| 168 | | P44 | | | | | IRQ12- DS | AN004 |
| 169 | | P43 | | | | | IRQ11- DS | AN003 |
| 170 | | P42 | | | | | IRQ10- DS | AN002 |
| 171 | | P41 | | | | | IRQ9-DS | AN001 |
| 172 | VREFL0 | | | | | | | |
| 173 | | P40 | | | | | IRQ8-DS | AN000 |
| 174 | VREFH0 | | | | | | | |
| 175 | AVCC0 | | | | | | | |
| 176 | | P07 | | | | | IRQ15 | ADTRG0# |

注1. 外部バス有効時、BCLK端子と兼用しているP53は、I/Oポートとして使用できません。

表 1.7 機能別端子一覧 (145ピンTFLGA) (1 / 7)

| 衣 1.7 | ן ווואַניניסט איני | پر ۱۳۰ | C J IFLGA | \ · · · / | | 7 + 11 !!! | | |
|----------------|--------------------|--------|------------------|--|---|---|--------------|---------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC |
| 145ピン TFLGA | クロック システム制御 | /0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| A1 | AVSS0 | | | | | | | |
| A2 | | P07 | | | | | IRQ15 | ADTRG0# |
| A3 | | P40 | | | | | IRQ8-DS | AN000 |
| A4 | | P42 | | | | | IRQ10- DS | AN002 |
| A5 | | P45 | | | | | IRQ13- DS | AN005 |
| A6 | | P90 | A16 | | TXD7/SMOSI7/ SSDA7 | | | AN114 |
| A7 | | P92 | A18 | POE4# | RXD7/SMISO7/ SSCL7 | | | AN116 |
| A8 | | PD2 | D2[A2/D2] | MTIOC4D/ GTIOC0B-E/TIC2 | CRX0 | MMC_D2-B/ SDHI_D2-B/ QIO2-B | IRQ2 | AN110 |
| A9 | | PD6 | D6[A6/D6] | MTIC5V/MTIOC8A/ POE4# | | MMC_D0-B/ SDHI_D0-B/ QIO0-B/ QMO-B | IRQ6 | AN106 |
| A10 | VSS | | | | | | | |
| A11 | | P62 | CS2#/RAS# | | | | | |
| A12 | | PE1 | D9[A9/D9] | MTIOC4C/ MTIOC3B/ GTIOC1B-A/PO18 | TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12 | MMC_D5-B | | ANEX1 |
| A13 | | PE3 | D11[A11/D11] | MTIOC4B/ GTIOC2A-A/PO26/ POE8#/TOC3 | CTS12#/RTS12#/ SS12#/ET0_ERXD3/ | MMC_D7-B | | AN101 |
| B1 | AVCC1 | | | | | | | |
| B2 | AVCC0 | | | | | | | |
| В3 | | P05 | | | | | IRQ13 | DA1 |
| B4 | VREFL0 | | | | | | | |
| B5 | | P43 | | | | | IRQ11- DS | AN003 |
| В6 | | P47 | | | | | IRQ15- DS | AN007 |
| В7 | | P91 | A17 | | SCK7 | | | AN115 |
| В8 | | PD0 | D0[A0/D0] | GTIOC1B-E/POE4# | | | IRQ0 | AN108 |
| В9 | | PD4 | D4[A4/D4] | MTIOC8B/POE11# | | MMC_CMD-B/ SDHI_CMD-B/ QSSL-B | IRQ4 | AN112 |
| B10 | VCC | | | | | | | |
| B11 | | P61 | CS1#/SDCS# | | | | | |
| B12 | | PE2 | D10[A10/ D10] | MTIOC4A/ GTIOC0B-A/PO23/ TIC3 | RXD12/SMISO12/ SSCL12/RXDX12/ | MMC_D6-B | IRQ7-DS | AN100 |
| B13 | | PE4 | D12[A12/ D12] | MTIOC4D/ MTIOC1A/ GTIOC1A-A/PO28 | ET0_ERXD2 | | | AN102 |
| C1 | AVSS1 | | | | | | | |
| C2 | | P02 | | TMCI1 | SCK6 | | IRQ10 | AN120 |

表 1.7 機能別端子一覧(145ピンTFLGA)(2/7)

| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC |
|----------------|----------------|-------|------------------|--|---|---|--------------|--------|
| 145ピン TFLGA | クロック システム制御 | /0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| C3 | VREFH0 | | | | | | | |
| C4 | | P41 | | | | | IRQ9-DS | AN001 |
| C5 | | P46 | | | | | IRQ14- DS | AN006 |
| C6 | VSS | | | | | | | |
| C7 | | PD1 | D1[A1/D1] | MTIOC4B/ GTIOC1A-E/POE0# | СТХО | | IRQ1 | AN109 |
| C8 | | PD3 | D3[A3/D3] | MTIOC8D/ GTIOC0A-E/POE8#/ TOC2 | | MMC_D3-B/ SDHI_D3-B/ QIO3-B | IRQ3 | AN111 |
| C9 | | PD7 | D7[A7/D7] | MTIC5U/POE0# | | MMC_D1-B/ SDHI_D1-B/ QIO1-B/QMI-B | IRQ7 | AN107 |
| C10 | | P63 | CS3#/CAS# | | | | | |
| C11 | | PE0 | D8[A8/D8] | MTIOC3D/ GTIOC2B-A | SCK12 | MMC_D4-B | | ANEX0 |
| C12 | | P70 | SDCLK | | | | | |
| C13 | VSS | | | | | | | |
| D1 | | P00 | | TMRI0 | TXD6/SMOSI6/ SSDA6 | | IRQ8 | AN118 |
| D2 | | PF5 | | | | | IRQ4 | |
| D3 | | P03 | | | | | IRQ11 | DA0 |
| D4 | | P01 | | TMCI0 | RXD6/SMISO6/ SSCL6 | | IRQ9 | AN119 |
| D5 | VCC | | | | | | | |
| D6 | | P93 | A19 | POE0# | CTS7#/RTS7#/SS7# | | | AN117 |
| D7 | | PD5 | D5[A5/D5] | MTIC5W/MTIOC8C/ POE10# | | MMC_CLK-B/ SDHI_CLK-B/ QSPCLK-B | IRQ5 | AN113 |
| D8 | | P60 | CS0# | | | | | |
| D9 | | P64 | CS4#/WE# | | | | | |
| D10 | | PE7 | D15[A15/ D15] | MTIOC6A/ GTIOC3A-E/TOC1 | | MMC_RES#- B/SDHI_WP-B | IRQ7 | AN105 |
| D11 | VCC | | | | | | | |
| D12 | | PE5 | D13[A13/ D13] | MTIOC4C/ MTIOC2B/ GTIOC0A-A | ET0_RX_CLK/ REF50CK0 | | IRQ5 | AN103 |
| D13 | | PE6 | D14[A14/ D14] | TIOC6C/ GTIOC3B-E/TIC1 | | MMC_CD-B/ SDHI_CD-B | IRQ6 | AN104 |
| E1 | VSS | | | | | | | |
| E2 | VCL | | | | | | | |
| E3 | | PJ5 | | POE8# | CTS2#/RTS2#/SS2# | | | |
| E4 | EMLE | | | | | | | |
| E5 | | P44 | | | | | IRQ12- DS | AN004 |

表 1.7 機能別端子一覧(145ピンTFLGA)(3/7)

| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
|----------------|----------------|--------|------------------|--|---|-----------------------------|---------|---------|
| 145ピン TFLGA | クロック システム制御 | 1/0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| E10 | | PA0 | A0/BC0# | MTIOC4A/ MTIOC6D/ GTIOC0B-C/ TIOCA0/CACREF/ PO16 | SSLA1-A/ ET0_TX_EN/ RMII0_TXD_EN | | | |
| E11 | | P66 | CS6#/DQM0 | MTIOC7D/ GTIOC2B-C | CTX2 | | | |
| E12 | | P65 | CS5#/CKE | | | | | |
| E13 | | P67 | CS7#/DQM1 | MTIOC7C/ GTIOC1B-C | CRX2 | | IRQ15 | |
| F1 | XCIN | | | | | | | |
| F2 | XCOUT | | | | | | | |
| F3 | | PJ3 | EDACK1 | MTIOC3C | ET0_EXOUT/ CTS6#/RTS6#/ CTS0#/RTS0#/ SS6#/SS0# | | | |
| F4 | VBATT | | | | | | | |
| F10 | | PA3 | A3 | MTIOC0D/MTCLKD/ TIOCD0/TCLKB/ PO19 | RXD5/SMISO5/ SSCL5/ET0_MDIO | | IRQ6-DS | |
| F11 | VSS | | | | | | | |
| F12 | | PA1 | A1 | MTIOC0B/MTCLKC/ MTIOC7B/ GTIOC2A-C/ TIOCB0/PO17 | SCK5/SSLA2-A/ ET0_WOL | | IRQ11 | |
| F13 | | PA2 | A2 | MTIOC7A/ GTIOC1A-C/PO18 | RXD5/SMISO5/ SSCL5/SSLA3-A | | | |
| G1 | XTAL | P37 | | | | | | |
| G2 | RES | | | | | | | |
| G3 | MD/FINED | | | | | | | |
| G4 | BSCANP | | | | | | | |
| G10 | | PA5 | A5 | MTIOC6B/TIOCB1/ GTIOC0A-C/PO21 | RSPCKA-B/ ET0_LINKSTA | | | |
| G11 | | PA6 | A6 | MTIC5V/MTCLKB/ GTETRG-C/ TIOCA2/TMCI3/ PO22/POE10# | CTS5#/RTS5#/ SS5#/MOSIA-B/ ET0_EXOUT | | | |
| G12 | VCC | | | | | | | |
| G13 | | PA4 | A4 | MTIC5U/MTCLKA/ TIOCA1/TMRI0/ PO20 | TXD5/SMOSI5/ SSDA5/SSLA0-A/ ET0_MDC | | IRQ5-DS | |
| H1 | EXTAL | P36 | | | | | | |
| H2 | VCC | | | | | | | |
| НЗ | VSS | | | | | | | |
| H4 | UPSEL | P35 | | | | | NMI | |
| H10 | | P72 | A19/CS2# | | ET0_MDC | | | |
| H11 | | P71 | A18/CS1# | | ET0_MDIO | | | |

表 1.7 機能別端子一覧(145ピンTFLGA)(4/7)

| 20 1.7 | ו ווויירנינים מאו | ' | | , | | | | 1 |
|----------------|-------------------|--------|---------------------|---|--|-----------------------------|---------|---------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
| 145ピン TFLGA | クロック システム制御 | 1/0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| H12 | | PB0 | A8 | MTIC5W/TIOCA3/ PO24 | RXD4/RXD6/ SMISO4/SMISO6/ SSCL4/SSCL6/ ET0_ERXD1/ RMII0_RXD1 | | IRQ12 | |
| H13 | | PA7 | A7 | TIOCB2/PO23 | MISOA-B/ET0_WOL | | | |
| J1 | TRST# | P34 | | MTIOC0A/TMCI3/ PO12/POE10# | SCK6/SCK0/ ET0_LINKSTA | | IRQ4 | |
| J2 | | P33 | EDREQ1 | MTIOC0D/TIOCD0/ TMRI3/PO11/ POE4#/POE11# | RXD6/RXD0/ SMISO6/SMISO0/ SSCL6/SSCL0/ CRX0 | РСКО | IRQ3-DS | |
| J3 | | P32 | | MTIOC0C/TIOCC0/ TMO3/PO10/ RTCOUT/RTCIC2/ POE0#/POE10# | TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0/ USB0_VBUSEN | VSYNC | IRQ2-DS | |
| J4 | TDI | P30 | | MTIOC4B/TMRI3/ PO8/RTCIC0/ POE8# | RXD1/SMISO1/ SSCL1 | | IRQ0-DS | |
| J10 | | PB3 | A11 | MTIOC0A/ MTIOC4A/TIOCD3/ TCLKD/TMO0/ PO27/POE11# | SCK4/SCK6/ ET0_RX_ER/ RMII0_RX_ER | | | |
| J11 | | PB4 | A12 | TIOCA4/PO28 | CTS9#/ET0_TX_EN/ RMII0_TXD_EN | | | |
| J12 | | PB2 | A10 | TIOCC3/TCLKC/ PO26 | CTS4#/RTS4#/ CTS6#/RTS6#/ SS4#/SS6#/ ET0_RX_CLK/ REF50CK0 | | | |
| J13 | | PB1 | A9 | MTIOC0C/ MTIOC4C/TIOCB3/ TMCI0/PO25 | TXD4/TXD6/ SMOSI4/SMOSI6/ SSDA4/SSDA6/ ET0_ERXD0/ RMII0_RXD0 | | IRQ4-DS | |
| K1 | TCK | P27 | CS7# | MTIOC2B/TMCI3/ PO7 | SCK1 | | | |
| K2 | TDO | P26 | CS6# | MTIOC2A/TMO1/ PO6 | TXD1/CTS3#/ RTS3#/SMOSI1/ SS3#/SSDA1 | | | |
| K3 | TMS | P31 | | MTIOC4D/TMCI2/ PO9/RTCIC1 | CTS1#/RTS1#/SS1# | | IRQ1-DS | |
| K4 | | P15 | | MTIOC0B/MTCLKB/ GTETRG-B/ TIOCB2/TCLKB/ TMCI2/PO13 | RXD1/SCK3/ SMISO1/SSCL1/ CRX1-DS/SSIWS1 | PIXD0 | IRQ5 | |
| K5 | TRDATA2 | P54 | ALE/EDACK0 | MTIOC4B/TMCI1 | CTS2#/RTS2#/ SS2#/CTX1/ ET0_LINKSTA | | | |
| K6 | | P53 | BCLK | | | | | |
| K7 | | P51 | WR1#/BC1#/ WAIT# | | SCK2 | | | |
| K8 | VCC | | | | | | | |

表 1.7 機能別端子一覧(145ピンTFLGA)(5 / 7)

| 双 1.7 | 122 132 23 3 - 110 3 | JE (110 | T TIPLGA) | 1 | 1 | · · · · · · · · · · · · · · · · · · · | | 1 |
|----------------|----------------------|---------|--------------------|---|--|---|------|---------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
| 145ピン TFLGA | クロック システム制御 | /0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| K9 | TRDATA0 | P80 | EDREQ0 | MTIOC3B/PO26 | SCK10/RTS10#/ ET0_TX_EN/ RMII0_TXD_EN | MMC_D2-A/ SDHI_WP-A/ QIO2-A | | |
| K10 | | P76 | CS6# | PO22 | RXD11/ ET0_RX_CLK/ REF50CK0 | MMC_CMD-A/ SDHI_CMD-A/ QSSL-A | | |
| K11 | | PB7 | A15 | MTIOC3B/TIOCB5/ PO31 | TXD9/ET0_CRS/ RMII0_CRS_DV | | | |
| K12 | | PB6 | A14 | MTIOC3D/TIOCA5/ PO30 | RXD9/ET0_ETXD1/ RMII0_TXD1 | | | |
| K13 | | PB5 | A13 | MTIOC2A/ MTIOC1B/TIOCB4/ TMRI1/PO29/ POE4# | SCK9/RTS9#/ ET0_ETXD0/ RMII0_TXD0 | | | |
| L1 | | P25 | CS5#/ EDACK1 | MTIOC4C/MTCLKB/ TIOCA4/PO5 | RXD3/SMISO3/ SSCL3/SSIDATA1 | HSYNC | | ADTRG0# |
| L2 | | P23 | EDACK0 | MTIOC3D/MTCLKD/ GTIOC0A-B/ TIOCD3/PO3 | TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ SSISCK0 | PIXD7 | | |
| L3 | | P16 | | MTIOC3C/ MTIOC3D/TIOCB1/ TCLKC/TMO2/ PO14/RTCOUT | TXD1/RXD3/ SMOSI1/SMISO3/ SSDA1/SSCL3/ SCL2-DS/ USB0_VBUS/ USB0_VBUSEN/ USB0_OVRCURB | | IRQ6 | ADTRG0# |
| L4 | | P24 | CS4#/ EDREQ1 | MTIOC4A/MTCLKA/ TIOCB4/TMRI1/PO4 | SCK3/ USB0_VBUSEN/ SSISCK1 | PIXCLK | | |
| L5 | | P13 | | MTIOC0B/TIOCA5/ TMO3/PO13 | TXD2/SMOSI2/ SSDA2/SDA0[FM+] | | IRQ3 | ADTRG1# |
| L6 | | P56 | EDACK1 | MTIOC3C/TIOCA1 | | | | |
| L7 | | P52 | RD# | | RXD2/SMISO2/ SSCL2 | | | |
| L8 | TRCLK | P83 | EDACK1 | MTIOC4C/ GTIOC0A-D | CTS10#/ET0_CRS/ RMII0_CRS_DV/ SCK10 | | | |
| L9 | | PC5 | A21/CS2#/ WAIT# | MTIOC3B/MTCLKD/ GTIOC1A-D/TMRI2/ PO29 | SCK8/RSPCKA-A/ RTS8#/ET0_ETXD2 | MMC_D5-A | | |
| L10 | | PC4 | A20/CS3# | MTIOC3D/MTCLKC/ GTETRG-D/TMCI1/ PO25/POE0# | SCK5/CTS8#/ SSLA0-A/ ET0_TX_CLK | MMC_D1-A/ SDHI_D1-A/ QIO1-A/ QMI-A | | |
| L11 | | PC2 | A18 | MTIOC4B/ GTIOC2B-D/TCLKA/ PO21 | RXD5/SMISO5/ SSCL5/SSLA3-A/ ET0_RX_DV | MMC_CD-A/ SDHI_D3-A | | |
| L12 | | P73 | CS3# | PO16 | ET0_WOL | | | |
| L13 | VSS | | | | | | | |
| M1 | | P22 | EDREQ0 | MTIOC3B/MTCLKC/ GTIOC1A-B/ TIOCC3/TMO0/PO2 | USB0_OVRCURB/ | PIXD6 | | |

表 1.7 機能別端子一覧(145ピンTFLGA)(6 / 7)

| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC. |
|----------------|----------------|-------|------------------|--|---|---------------------------------------|-------|---------|
| 145ピン TFLGA | クロック システム制御 | /○ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| M2 | | P17 | | MTIOC3A/ MTIOC3B/ MTIOC4B/ GTIOC0B-B/ TIOCB0/TCLKD/ TMO1/PO15/POE8# | SCK1/TXD3/ SMOSI3/SSDA3/ SDA2-DS/SSITXD0 | PIXD3 | IRQ7 | ADTRG1# |
| М3 | | P86 | | MTIOC4D/ GTIOC2B-B/ TIOCA0 | RXD10 | PIXD1 | | |
| M4 | | P12 | | TMCI1 | RXD2/SMISO2/ SSCL2/SCL0[FM+] | | IRQ2 | |
| M5 | VCC_USB | | | | | | | |
| M6 | VSS_USB | | | | | | | |
| M7 | | P50 | WR0#/WR# | | TXD2/SMOSI2/ SSDA2 | | | |
| M8 | | PC6 | A22/CS1# | | RXD8/MOSIA-A/ ET0_ETXD3 | MMC_D6-A | IRQ13 | |
| M9 | TRDATA1 | P81 | EDACK0 | MTIOC3D/ GTIOC0B-D/PO27 | RXD10/ET0_ETXD0/ RMII0_TXD0 | MMC_D3-A/ SDHI_CD-A/ QIO3-A | | |
| M10 | | P77 | CS7# | PO23 | TXD11/ET0_RX_ER/ RMII0_RX_ER | MMC_CLK-A/ SDHI_CLK-A/ QSPCLK-A | | |
| M11 | | PC0 | A16 | MTIOC3C/TCLKC/ PO17 | CTS5#/RTS5#/ SS5#/SSLA1-A/ ET0_ERXD3 | | IRQ14 | |
| M12 | | PC1 | A17 | MTIOC3A/TCLKD/ PO18 | SCK5/SSLA2-A/ ET0_ERXD2 | | IRQ12 | |
| M13 | VCC | | | | | | | |
| N1 | | P21 | | MTIOC1B/ MTIOC4A/ GTIOC2A-B/ TIOCA3/TMCI0/PO1 | RXD0/SMISO0/ SSCL0/ USB0_EXICEN/ SSIWS0 | PIXD5 | IRQ9 | |
| N2 | | P20 | | MTIOC1A/TIOCB3/ TMRI0/PO0 | TXD0/SMOSI0/ SSDA0/USB0_ID/ SSIRXD0 | PIXD4 | IRQ8 | |
| N3 | | P87 | | MTIOC4C/ GTIOC1B-B/ TIOCA2 | TXD10 | PIXD2 | | |
| N4 | | P14 | | MTIOC3A/MTCLKA/ TIOCB5/TCLKA/ TMRI2/PO15 | CTS1#/RTS1#/ SS1#/CTX1/ USB0_OVRCURA | | IRQ4 | |
| N5 | | | | | USB0_DM | | | |
| N6 | | | | | USB0_DP | | | |
| N7 | TRDATA3 | P55 | WAIT#/ EDREQ0 | MTIOC4D/TMO3 | CRX1/ET0_EXOUT | | IRQ10 | |
| N8 | VSS | | | | | | | |
| N9 | UB | PC7 | A23/CS0# | MTIOC3A/MTCLKB/ GTIOC3A-D/TMO2/ TOC0/PO31/ CACREF | TXD8/MISOA-A/ ET0_COL | MMC_D7-A | IRQ14 | |

表 1.7 機能別端子一覧(145ピンTFLGA)(7 / 7)

| ピン 番号 145ピン TFLGA | 電源 クロック システム制御 | l/Oポート | バス EXDMAC SDRAMC | タイマ (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | 通信 (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | メモリIF カメラIF (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC, R12DA |
|----------------------------|----------------------|--------|------------------------|---|---|---|------|------------------|
| N10 | TRSYNC | P82 | EDREQ1 | MTIOC4A/ GTIOC2A-D/PO28 | TXD10/ET0_ETXD1/ RMII0_TXD1 | MMC_D4-A | | |
| N11 | | PC3 | A19 | MTIOC4D/ GTIOC1B-D/TCLKB/ PO24 | TXD5/SMOSI5/ SSDA5/ET0_TX_ER | MMC_D0-A/ SDHI_D0-A/ QIO0-A/ QMO-A | | |
| N12 | | P75 | CS5# | PO20 | SCK11/RTS11#/ ET0_ERXD0/ RMII0_RXD0 | MMC_RES#- A/SDHI_D2-A | | |
| N13 | | P74 | A20/CS4# | PO19 | CTS11#/ ET0_ERXD1/ RMII0_RXD1 | | | |

表 1.8 機能別端子一覧(144ピンLQFP)(1/7)

| ピン | | <i>3</i> 2 (144 | Localio | , | \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\ | メモリIF | | |
|---------------|----------------|-----------------|------------------|---|--|-----------------------------|------------|---------|
| 番号 | 電源 | 110 1° ' | バス | タイマ | 通信 | カメラIF | thu I Va ~ | S12ADC, |
| 144ピン LQFP | クロック システム制御 | I/Oポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 1 | AVSS0 | | | | | | | |
| 2 | | P05 | | | | | IRQ13 | DA1 |
| 3 | AVCC1 | | | | | | | |
| 4 | | P03 | | | | | IRQ11 | DA0 |
| 5 | AVSS1 | | | | | | | |
| 6 | | P02 | | TMCI1 | SCK6 | | IRQ10 | AN120 |
| 7 | | P01 | | TMCI0 | RXD6/SMISO6/ SSCL6 | | IRQ9 | AN119 |
| 8 | | P00 | | TMRI0 | TXD6/SMOSI6/ SSDA6 | | IRQ8 | AN118 |
| 9 | | PF5 | | | | | IRQ4 | |
| 10 | EMLE | | | | | | | |
| 11 | | PJ5 | | POE8# | | | | |
| 12 | VSS | | | | | | | |
| 13 | | PJ3 | EDACK1 | MTIOC3C | ET0_EXOUT/ CTS6#/RTS6#/ CTS0#/RTS0#/ SS6#/SS0# | | | |
| 14 | VCL | | | | | | | |
| 15 | VBATT | | | | | | | |
| 16 | MD/FINED | | | | | | | |
| 17 | XCIN | | | | | | | |
| 18 | XCOUT | | | | | | | |
| 19 | RES | | | | | | | |
| 20 | XTAL | P37 | | | | | | |
| 21 | VSS | | | | | | | |
| 22 | EXTAL | P36 | | | | | | |
| 23 | VCC | | | | | | | |
| 24 | UPSEL | P35 | | | | | NMI | |
| 25 | TRST# | P34 | | MTIOC0A/TMCI3/ PO12/POE10# | SCK6/SCK0/ ET0_LINKSTA | | IRQ4 | |
| 26 | | P33 | EDREQ1 | MTIOC0D/TIOCD0/ TMRI3/PO11/ POE4#/POE11# | RXD6/RXD0/ SMISO6/SMISO0/ SSCL6/SSCL0/ CRX0 | PCKO | IRQ3-DS | |
| 27 | | P32 | | MTIOC0C/TIOCC0/ TMO3/PO10/ RTCOUT/RTCIC2/ POE0#/POE10# | TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0/ USB0_VBUSEN | VSYNC | IRQ2-DS | |
| 28 | TMS | P31 | | MTIOC4D/TMCI2/ PO9/RTCIC1 | CTS1#/RTS1#/SS1# | | IRQ1-DS | |
| 29 | TDI | P30 | | MTIOC4B/TMRI3/ PO8/RTCIC0/ POE8# | RXD1/SMISO1/ SSCL1 | | IRQ0-DS | |
| 30 | TCK | P27 | CS7# | MTIOC2B/TMCI3/ PO7 | SCK1 | | | |

表 1.8 機能別端子一覧(144 ピンLQFP)(2 / 7)

| 表 1.8 | 182 HE 711 1 | 見 (144 | EDLQFP) (2 | -11) | | | | |
|---------------|----------------|--------|------------------|--|--|-----------------------------|------|---------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
| 144ピン LQFP | クロック システム制御 | 1/0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 31 | TDO | P26 | CS6# | MTIOC2A/TMO1/ PO6 | TXD1/CTS3#/ RTS3#/SMOSI1/ SS3#/SSDA1 | | | |
| 32 | | P25 | CS5#/ EDACK1 | MTIOC4C/MTCLKB/ TIOCA4/PO5 | RXD3/SMISO3/ SSCL3/SSIDATA1 | HSYNC | | ADTRG0# |
| 33 | | P24 | CS4#/ EDREQ1 | MTIOC4A/MTCLKA/ TIOCB4/TMRI1/PO4 | | PIXCLK | | |
| 34 | | P23 | EDACK0 | MTIOC3D/MTCLKD/ GTIOC0A-B/ TIOCD3/PO3 | TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ SSISCK0 | PIXD7 | | |
| 35 | | P22 | EDREQ0 | MTIOC3B/MTCLKC/ GTIOC1A-B/ TIOCC3/TMO0/PO2 | SCK0/ USB0_OVRCURB/ AUDIO_MCLK | PIXD6 | | |
| 36 | | P21 | | MTIOC1B/ MTIOC4A/ GTIOC2A-B/ TIOCA3/TMCI0/PO1 | RXD0/SMISO0/ SSCL0/ USB0_EXICEN/ SSIWS0 | PIXD5 | IRQ9 | |
| 37 | | P20 | | MTIOC1A/TIOCB3/ TMRI0/PO0 | TXD0/SMOSI0/ SSDA0/USB0_ID/ SSIRXD0 | PIXD4 | IRQ8 | |
| 38 | | P17 | | MTIOC3A/ MTIOC3B/ MTIOC4B/ GTIOC0B-B/ TIOCB0/TCLKD/ TMO1/PO15/POE8# | SCK1/TXD3/ SMOSI3/SSDA3/ SDA2-DS/SSITXD0 | PIXD3 | IRQ7 | ADTRG1# |
| 39 | | P87 | | MTIOC4C/ GTIOC1B-B/ TIOCA2 | TXD10 | PIXD2 | | |
| 40 | | P16 | | MTIOC3C/ MTIOC3D/TIOCB1/ TCLKC/TMO2/ PO14/RTCOUT | TXD1/RXD3/ SMOSI1/SMISO3/ SSDA1/SSCL3/ SCL2-DS/ USB0_VBUS/ USB0_VBUSEN/ USB0_OVRCURB | | IRQ6 | ADTRG0# |
| 41 | | P86 | | MTIOC4D/ GTIOC2B-B/ TIOCA0 | RXD10 | PIXD1 | | |
| 42 | | P15 | | MTIOC0B/MTCLKB/ GTETRG-B/ TIOCB2/TCLKB/ TMCI2/PO13 | RXD1/SCK3/ SMISO1/SSCL1/ CRX1-DS/SSIWS1 | PIXD0 | IRQ5 | |
| 43 | | P14 | | MTIOC3A/MTCLKA/ TIOCB5/TCLKA/ TMRI2/PO15 | CTS1#/RTS1#/ SS1#/CTX1/ USB0_OVRCURA | | IRQ4 | |
| 44 | | P13 | | MTIOC0B/TIOCA5/ TMO3/PO13 | TXD2/SMOSI2/ SSDA2/SDA0[FM+] | | IRQ3 | ADTRG1# |
| 45 | | P12 | | TMCI1 | RXD2/SMISO2/ SSCL2/SCL0[FM+] | | IRQ2 | |
| 46 | VCC_USB | | | | | | | |
| 47 | | | | | USB0_DM | | | |

表 1.8 機能別端子一覧(144ピンLQFP)(3/7)

| 衣 1.0 | | | | | ı | T | | |
|---------------|----------------|--------|---------------------|--|---|---|-------|---------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
| 144ピン LQFP | クロック システム制御 | 1/0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 48 | | | | | USB0_DP | | | |
| 49 | VSS_USB | | | | | | | |
| 50 | | P56 | EDACK1 | MTIOC3C/TIOCA1 | | | | |
| 51 | TRDATA3 | P55 | WAIT#/ EDREQ0 | MTIOC4D/TMO3 | CRX1/ET0_EXOUT | | IRQ10 | |
| 52 | TRDATA2 | P54 | ALE/EDACK0 | MTIOC4B/TMCI1 | CTS2#/RTS2#/ SS2#/CTX1/ ET0_LINKSTA | | | |
| 53 | | P53 | BCLK | | | | | |
| 54 | | P52 | RD# | | RXD2/SMISO2/ SSCL2 | | | |
| 55 | | P51 | WR1#/BC1#/ WAIT# | | SCK2 | | | |
| 56 | | P50 | WR0#/WR# | | TXD2/SMOSI2/ SSDA2 | | | |
| 57 | VSS | | | | | | | |
| 58 | TRCLK | P83 | EDACK1 | MTIOC4C/ GTIOC0A-D | CTS10#/ET0_CRS/ RMII0_CRS_DV/ SCK10 | | | |
| 59 | VCC | | | | | | | |
| 60 | UB | PC7 | A23/CS0# | MTIOC3A/MTCLKB/ GTIOC3A-D/TMO2/ TOC0/PO31/ CACREF | TXD8/MISOA-A/ ET0_COL | MMC_D7-A | IRQ14 | |
| 61 | | PC6 | A22/CS1# | MTIOC3C/MTCLKA/ GTIOC3B-D/TMCI2/ TIC0/PO30 | RXD8/MOSIA-A/ ET0_ETXD3 | MMC_D6-A | IRQ13 | |
| 62 | | PC5 | A21/CS2#/ WAIT# | MTIOC3B/MTCLKD/ GTIOC1A-D/TMRI2/ PO29 | SCK8/RSPCKA-A/ RTS8#/ET0_ETXD2 | MMC_D5-A | | |
| 63 | TRSYNC | P82 | EDREQ1 | MTIOC4A/ GTIOC2A-D/PO28 | TXD10/ET0_ETXD1/ RMII0_TXD1 | MMC_D4-A | | |
| 64 | TRDATA1 | P81 | EDACK0 | MTIOC3D/ GTIOC0B-D/PO27 | RXD10/ET0_ETXD0/ RMII0_TXD0 | MMC_D3-A/ SDHI_CD-A/ QIO3-A | | |
| 65 | TRDATA0 | P80 | EDREQ0 | MTIOC3B/PO26 | SCK10/RTS10#/ ET0_TX_EN/ RMII0_TXD_EN | MMC_D2-A/ SDHI_WP-A/ QIO2-A | | |
| 66 | | PC4 | A20/CS3# | | SCK5/CTS8#/ SSLA0-A/ ET0_TX_CLK/ | MMC_D1-A/ SDHI_D1-A/ QIO1-A/QMI-A | | |
| 67 | | PC3 | A19 | MTIOC4D/ GTIOC1B-D/TCLKB/ PO24 | TXD5/SMOSI5/ SSDA5/ET0_TX_ER | MMC_D0-A/ SDHI_D0-A/ QIO0-A/ QMO-A | | |
| 68 | | P77 | CS7# | PO23 | TXD11/ET0_RX_ER/ RMII0_RX_ER | MMC_CLK-A/ SDHI_CLK-A/ QSPCLK-A | | |
| 69 | | P76 | CS6# | PO22 | RXD11/ ET0_RX_CLK/ REF50CK0 | MMC_CMD-A/ SDHI_CMD-A/ QSSL-A | | |

表 1.8 機能別端子一覧(144ピンLQFP)(4/7)

| ピン | | | <u> </u> | <u>, </u> | | メモリIF | | |
|---------------|----------------|--------|------------------|---|--|-----------------------------|-------------|---------|
| 番号 | 電源 | | バス | タイマ | 通信 | カメラIF | etal () be | S12ADC, |
| 144ピン LQFP | クロック システム制御 | l/Oポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 70 | | PC2 | A18 | MTIOC4B/ GTIOC2B-D/TCLKA/ PO21 | RXD5/SMISO5/ SSCL5/SSLA3-A/ ET0_RX_DV | MMC_CD-A/ SDHI_D3-A | | |
| 71 | | P75 | CS5# | PO20 | SCK11/RTS11#/ ET0_ERXD0/ RMII0_RXD0 | MMC_RES#- A/SDHI_D2-A | | |
| 72 | | P74 | A20/CS4# | PO19 | CTS11#/ ET0_ERXD1/ RMII0_RXD1 | | | |
| 73 | | PC1 | A17 | MTIOC3A/TCLKD/ PO18 | SCK5/SSLA2-A/ ET0_ERXD2 | | IRQ12 | |
| 74 | VCC | | | | | | | |
| 75 | | PC0 | A16 | MTIOC3C/TCLKC/ PO17 | CTS5#/RTS5#/ SS5#/SSLA1-A/ ET0_ERXD3 | | IRQ14 | |
| | VSS | | | | | | | |
| 77 | | P73 | CS3# | PO16 | ET0_WOL | | | |
| 78 | | PB7 | A15 | MTIOC3B/TIOCB5/ PO31 | TXD9/ET0_CRS/ RMII0_CRS_DV | | | |
| 79 | | PB6 | A14 | MTIOC3D/TIOCA5/ PO30 | RXD9/ET0_ETXD1/ RMII0_TXD1 | | | |
| 80 | | PB5 | A13 | MTIOC2A/ MTIOC1B/TIOCB4/ TMRI1/PO29/ POE4# | SCK9/RTS9#/ ET0_ETXD0/ RMII0_TXD0 | | | |
| 81 | | PB4 | A12 | TIOCA4/PO28 | CTS9#/ET0_TX_EN/ RMII0_TXD_EN | | | |
| 82 | | PB3 | A11 | MTIOC0A/ MTIOC4A/TIOCD3/ TCLKD/TMO0/ PO27/POE11# | SCK4/SCK6/ ET0_RX_ER/ RMII0_RX_ER | | | |
| 83 | | PB2 | A10 | TIOCC3/TCLKC/ PO26 | CTS4#/RTS4#/ CTS6#/RTS6#/ SS4#/SS6#/ ET0_RX_CLK/ REF50CK0 | | | |
| 84 | | PB1 | A9 | MTIOC0C/ MTIOC4C/TIOCB3/ TMCI0/PO25 | TXD4/TXD6/ SMOSI4/SMOSI6/ SSDA4/SSDA6/ ET0_ERXD0/ RMII0_RXD0 | | IRQ4-DS | |
| 85 | | P72 | A19/CS2# | | ET0_MDC | | | |
| 86 | | P71 | A18/CS1# | | ET0_MDIO | | | |
| 87 | | PB0 | A8 | MTIC5W/TIOCA3/ PO24 | RXD4/RXD6/ SMISO4/SMISO6/ SSCL4/SSCL6/ ET0_ERXD1/ RMII0_RXD1 | | IRQ12 | |
| 88 | | PA7 | A7 | TIOCB2/PO23 | MISOA-B/ET0_WOL | | | |
| 89 | | PA6 | A6 | MTIC5V/MTCLKB/ GTETRG-C/ TIOCA2/TMCI3/ PO22/POE10# | CTS5#/RTS5#/ SS5#/MOSIA-B/ ET0_EXOUT | | | |

表 1.8 機能別端子一覧(144ピンLQFP)(5/7)

| | | ٠ - ١٠ | - C > EQ(1) / (c | , | 1 | ı | 1 | 1 |
|---------------|----------------|--------|------------------|--|---|-----------------------------|---------|--------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC |
| 144ピン LQFP | クロック システム制御 | 1/0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 90 | | PA5 | A5 | MTIOC6B/TIOCB1/ GTIOC0A-C/PO21 | RSPCKA-B/ ET0_LINKSTA | | | |
| 91 | VCC | | | | | | | |
| 92 | | PA4 | A4 | MTIC5U/MTCLKA/ TIOCA1/TMRI0/ PO20 | TXD5/SMOSI5/ SSDA5/SSLA0-A/ ET0_MDC | | IRQ5-DS | |
| 93 | VSS | | | | | | | |
| 94 | | PA3 | A3 | MTIOC0D/MTCLKD/ TIOCD0/TCLKB/ PO19 | RXD5/SMISO5/ SSCL5/ET0_MDIO | | IRQ6-DS | |
| 95 | | PA2 | A2 | MTIOC7A/ GTIOC1A-C/PO18 | RXD5/SMISO5/ SSCL5/SSLA3-A | | | |
| 96 | | PA1 | A1 | MTIOC0B/MTCLKC/ MTIOC7B/ GTIOC2A-C/ TIOCB0/PO17 | SCK5/SSLA2-A/ ET0_WOL | | IRQ11 | |
| 97 | | PA0 | A0/BC0# | MTIOC4A/ MTIOC6D/ GTIOC0B-C/ TIOCA0/CACREF/ PO16 | SSLA1-A/ ET0_TX_EN/ RMII0_TXD_EN | | | |
| 98 | | P67 | CS7#/DQM1 | MTIOC7C/ GTIOC1B-C | CRX2 | | IRQ15 | |
| 99 | | P66 | CS6#/DQM0 | MTIOC7D/ GTIOC2B-C | CTX2 | | | |
| 100 | | P65 | CS5#/CKE | | | | | |
| 101 | | PE7 | D15[A15/ D15] | MTIOC6A/ GTIOC3A-E/TOC1 | | MMC_RES#- B/SDHI_WP-B | IRQ7 | AN105 |
| 102 | | PE6 | D14[A14/ D14] | TIOC6C/GTIOC3B- E/TIC1 | | MMC_CD-B/ SDHI_CD-B | IRQ6 | AN104 |
| 103 | VCC | | | | | | | |
| 104 | | P70 | SDCLK | | | | | |
| 105 | VSS | | | | | | | |
| 106 | | PE5 | D13[A13/ D13] | MTIOC4C/ MTIOC2B/ GTIOC0A-A | ET0_RX_CLK/ REF50CK0 | | IRQ5 | AN103 |
| 107 | | PE4 | D12[A12/ D12] | MTIOC4D/ MTIOC1A/ GTIOC1A-A/PO28 | ET0_ERXD2 | | | AN102 |
| 108 | | PE3 | D11[A11/D11] | MTIOC4B/ GTIOC2A-A/PO26/ POE8#/TOC3 | CTS12#/RTS12#/ SS12#/ET0_ERXD3/ | MMC_D7-B | | AN101 |
| 109 | | PE2 | D10[A10/ D10] | MTIOC4A/ GTIOC0B-A/PO23/ TIC3 | RXD12/SMISO12/ SSCL12/RXDX12/ | MMC_D6-B | IRQ7-DS | AN100 |
| 110 | | PE1 | D9[A9/D9] | MTIOC4C/ MTIOC3B/ GTIOC1B-A/PO18 | TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12 | MMC_D5-B | | ANEX1 |
| 111 | | PE0 | D8[A8/D8] | MTIOC3D/ GTIOC2B-A | SCK12 | MMC_D4-B | | ANEX0 |
| 112 | | P64 | CS4#/WE# | | | | | |

表 1.8 機能別端子一覧(144ピンLQFP)(6/7)

| 2 1.0 | נ נווויי נינל שמו או | | C C C C | , | T | ı | | |
|---------------|----------------------|-------|------------------|--|---|---|--------------|---------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
| 144ピン LQFP | クロック システム制御 | /0ポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 113 | | P63 | CS3#/CAS# | | | | | |
| 114 | | P62 | CS2#/RAS# | | | | | |
| 115 | | P61 | CS1#/SDCS# | | | | | |
| 116 | VSS | | | | | | | |
| 117 | | P60 | CS0# | | | | | |
| 118 | VCC | | | | | | | |
| 119 | | PD7 | D7[A7/D7] | MTIC5U/POE0# | | MMC_D1-B/ SDHI_D1-B/ QIO1-B/QMI-B | IRQ7 | AN107 |
| 120 | | PD6 | D6[A6/D6] | MTIC5V/MTIOC8A/ POE4# | | MMC_D0-B/ SDHI_D0-B/ QIO0-B/ QMO-B | IRQ6 | AN106 |
| 121 | | PD5 | D5[A5/D5] | MTIC5W/MTIOC8C/ POE10# | | MMC_CLK-B/ SDHI_CLK-B/ QSPCLK-B | IRQ5 | AN113 |
| 122 | | PD4 | D4[A4/D4] | MTIOC8B/POE11# | | MMC_CMD-B/ SDHI_CMD-B/ QSSL-B | IRQ4 | AN112 |
| 123 | | PD3 | D3[A3/D3] | MTIOC8D/ GTIOC0A-E/POE8#/ TOC2 | | MMC_D3-B/ SDHI_D3-B/ QIO3-B | IRQ3 | AN111 |
| 124 | | PD2 | D2[A2/D2] | MTIOC4D/ GTIOC0B-E/TIC2 | CRX0 | MMC_D2-B/ SDHI_D2-B/ QIO2-B | IRQ2 | AN110 |
| 125 | | PD1 | D1[A1/D1] | MTIOC4B/ GTIOC1A-E/POE0# | СТХ0 | | IRQ1 | AN109 |
| 126 | | PD0 | D0[A0/D0] | GTIOC1B-E/POE4# | | | IRQ0 | AN108 |
| 127 | | P93 | A19 | POE0# | CTS7#/RTS7#/SS7# | | | AN117 |
| 128 | | P92 | A18 | POE4# | RXD7/SMISO7/ SSCL7 | | | AN116 |
| 129 | | P91 | A17 | | SCK7 | | | AN115 |
| 130 | VSS | | | | | | | |
| 131 | | P90 | A16 | | TXD7/SMOSI7/ SSDA7 | | | AN114 |
| 132 | VCC | | | | | | | |
| 133 | | P47 | | | | | IRQ15- DS | AN007 |
| 134 | | P46 | | | | | IRQ14- DS | AN006 |
| 135 | | P45 | | | | | IRQ13- DS | AN005 |
| 136 | | P44 | | | | | IRQ12- DS | AN004 |
| 137 | | P43 | | | | | IRQ11- DS | AN003 |
| 138 | | P42 | | | | | IRQ10- DS | AN002 |
| 139 | | P41 | | | | | IRQ9-DS | AN001 |

表 1.8 機能別端子一覧(144 ピンLQFP)(7 / 7)

| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
|---------------|----------------|--------|------------------|--|------------------------|-----------------------------|---------|---------|
| 144ピン LQFP | クロック システム制御 | l/Oポート | EXDMAC SDRAMC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | RTC, SCIh, RSPI, RIIC, | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 140 | VREFL0 | | | | | | | |
| 141 | | P40 | | | | | IRQ8-DS | AN000 |
| 142 | VREFH0 | | | | | | | |
| 143 | AVCC0 | | | | | | | |
| 144 | | P07 | | | | | IRQ15 | ADTRG0# |

表 1.9 機能別端子一覧 (100ピンTFLGA) (1/5)

| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC |
|----------------|----------------|-------|------------------|--|---|---|----------|--------|
| 100ピン TFLGA | クロック システム制御 | /0ポート | EXDMAC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| A1 | P05 | | | | | | IRQ13 | DA1 |
| A2 | AVCC1 | | | | | | | |
| A3 | | P07 | | | | | IRQ15 | ADTRG0 |
| A4 | VREFL0 | | | | | | | |
| A5 | | P43 | | | | | IRQ11-DS | AN003 |
| A6 | | PD0 | D0[A0/D0] | GTIOC1B-E/POE4# | | | IRQ0 | AN108 |
| A7 | | PD4 | D4[A4/D4] | MTIOC8B/POE11# | | MMC_CMD-B/ SDHI_CMD-B/ QSSL-B | IRQ4 | AN112 |
| A8 | | PE0 | D8[A8/D8] | MTIOC3D/ GTIOC2B-A | SCK12 | MMC_D4-B | | ANEX0 |
| A9 | | PE1 | D9[A9/D9] | MTIOC4C/ MTIOC3B/ GTIOC1B-A/PO18 | TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12 | MMC_D5-B | | ANEX1 |
| A10 | | PE2 | D10[A10/ D10] | MTIOC4A/ GTIOC0B-A/PO23/ TIC3 | RXD12/SMISO12/ SSCL12/RXDX12 | MMC_D6-B | IRQ7-DS | AN100 |
| B1 | EMLE | | | | | | | |
| B2 | AVSS0 | | | | | | | |
| В3 | AVCC0 | | | | | | | |
| B4 | | P40 | | | | | IRQ8-DS | AN000 |
| B5 | | P44 | | | | | IRQ12-DS | AN004 |
| B6 | | PD1 | D1[A1/D1] | MTIOC4B/ GTIOC1A-E/POE0# | СТХО | | IRQ1 | AN109 |
| В7 | | PD3 | D3[A3/D3] | MTIOC8D/ GTIOC0A-E/POE8#/ TOC2 | | MMC_D3-B/ SDHI_D3-B/ QIO3-B | IRQ3 | AN111 |
| В8 | | PD6 | D6[A6/D6] | MTIC5V/MTIOC8A/ POE4# | | MMC_D0-B/ SDHI_D0-B/ QIO0-B/ QMO-B | IRQ6 | AN106 |
| В9 | | PD7 | D7[A7/D7] | MTIC5U/POE0# | | MMC_D1-B/ SDHI_D1-B/ QIO1/QMI-B | IRQ7 | AN107 |
| B10 | | PE3 | D11[A11/ D11] | MTIOC4B/ GTIOC2A-A/PO26/ POE8#/TOC3 | CTS12#/RTS12#/ SS12#/ET0_ERXD3 | MMC_D7-B | | AN101 |
| C1 | VCL | | | | | | | |
| C2 | AVSS1 | | | | | | | |
| C3 | | PJ3 | EDACK1 | MTIOC3C | ET0_EXOUT/ CTS6#/RTS6#/ CTS0#/RTS0#/SS6#/ SS0# | | | |
| C4 | VREFH0 | | | | | | | |
| C5 | | P42 | | | | | IRQ10-DS | AN002 |
| C6 | | P47 | | | | | IRQ15-DS | AN007 |

表 1.9 機能別端子一覧 (100ピンTFLGA) (2/5)

| ピン 番号 | 電源 | | | タイマ | 通信 | メモリIF カメラIF | | 040400 |
|----------------|----------------|--------|------------------|--|---|---------------------------------------|----------|-----------------|
| 100ピン TFLGA | クロック システム制御 | 1/0ポート | バス EXDMAC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC R12DA |
| C7 | | PD2 | D2[A2/D2] | MTIOC4D/ GTIOC0B-E/TIC2 | CRX0 | MMC_D2-B/ SDHI_D2-B/ QIO2-B | IRQ2 | AN110 |
| C8 | | PD5 | D5[A5/D5] | MTIC5W/MTIOC8C/ POE10# | | MMC_CLK-B/ SDHI_CLK-B/ QSPCLK-B | IRQ5 | AN113 |
| C9 | | PE5 | D13[A13/ D13] | MTIOC4C/ MTIOC2B/ GTIOC0A-A | ET0_RX_CLK/ REF50CK0 | | IRQ5 | AN103 |
| C10 | | PE4 | D12[A12/ D12] | MTIOC4D/ MTIOC1A/ GTIOC1A-A/PO28 | ET0_ERXD2 | | | AN102 |
| D1 | XCIN | | | | | | | |
| D2 | XCOUT | | | | | | | |
| D3 | MD/FINED | | | | | | | |
| D4 | VBATT | | | | | | | |
| D5 | | P45 | | | | | IRQ13-DS | AN005 |
| D6 | | P46 | | | | | IRQ14-DS | AN006 |
| D7 | | PE6 | D14[A14/ D14] | TIOC6C/GTIOC3B- E/TIC1 | | MMC_CD-B/ SDHI_CD-B | IRQ6 | AN104 |
| D8 | | PE7 | D15[A15/ D15] | MTIOC6A/ GTIOC3A-E/TOC1 | | MMC_RES#- B/SDHI_WP-B | IRQ7 | AN105 |
| D9 | | PA1 | A1 | MTIOC0B/MTCLKC/ MTIOC7B/ GTIOC2A-C/ TIOCB0/PO17 | SCK5/SSLA2-B/ ET0_WOL | | IRQ11 | |
| D10 | | PA0 | A0/BC0# | MTIOC4A/ MTIOC6D/ GTIOC0B-C/ TIOCA0/CACREF/ PO16 | SSLA1-B/ ET0_TX_EN/ RMII0_TXD_EN | | | |
| E1 | XTAL | P37 | | | | | | |
| E2 | VSS | | | | | | | |
| E3 | RES# | | | | | | | |
| E4 | TRST# | P34 | | MTIOC0A/TMCI3/ PO12/POE10# | SCK6/SCK0/ ET0_LINKSTA | | IRQ4 | |
| E5 | | P41 | | | | | IRQ9-DS | AN001 |
| E6 | | PA2 | A2 | MTIOC7A/ GTIOC1A-C/PO18 | RXD5/SMISO5/ SSCL5/SSLA3-B | | | |
| E7 | | PA6 | A6 | MTIC5V/MTCLKB/ GTETRG-C/TIOCA2/ TMCI3/PO22/ POE10# | CTS5#/RTS5#/SS5#/ MOSIA-B/ ET0_EXOUT | | | |
| E8 | | PA4 | A4 | MTIC5U/MTCLKA/ TIOCA1/TMRI0/ PO20 | TXD5/SMOSI5/ SSDA5/SSLA0-B/ ET0_MDC | | IRQ5-DS | |
| E9 | | PA5 | A5 | MTIOC6B/TIOCB1/ GTIOC0A-C/PO21 | RSPCKA-B/ ET0_LINKSTA | | | |

表 1.9 機能別端子一覧(100ピンTFLGA)(3/5)

| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
|----------------|----------------|-------|--------|---|--|-----------------------------|---------|---------|
| 100ピン TFLGA | クロック システム制御 | /○ポート | EXDMAC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| E10 | | PA3 | A3 | MTIOC0D/MTCLKD/ TIOCD0/TCLKB/ PO19 | RXD5/SMISO5/ SSCL5/ET0_MDIO | | IRQ6-DS | |
| F1 | EXTAL | P36 | | | | | | |
| F2 | VCC | | | | | | | |
| F3 | UPSEL | P35 | | | | | NMI | |
| F4 | | P32 | | MTIOC0C/TIOCC0/ TMO3/PO10/ RTCOUT/RTCIC2/ POE0#/POE10# | TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0/ USB0_VBUSEN | | IRQ2-DS | |
| F5 | | P12 | | TMCI1 | RXD2/SMISO2/ SSCL2/SCL0[FM+] | | IRQ2 | |
| F6 | | PB3 | A11 | MTIOC0A/ MTIOC4A/TIOCD3/ TCLKD/TMO0/ PO27/POE11# | SCK6/ET0_RX_ER/ RMII0_RX_ER | | | |
| F7 | | PB2 | A10 | TIOCC3/TCLKC/ PO26 | CTS6#/RTS6#SS6#/ ET0_RX_CLK/ REF50CK0 | | | |
| F8 | | PB0 | A8 | MTIC5W/TIOCA3/ PO24 | RXD6/SMISO6/ SSCL6/ET0_ERXD1/ RMII0_RXD1 | | IRQ12 | |
| F9 | | PA7 | A7 | TIOCB2/PO23 | MISOA-A/ET0_WOL | | | |
| F10 | VSS | | | | | | | |
| G1 | | P33 | EDREQ1 | MTIOC0D/TIOCD0/ TMRI3/PO11/ POE4#/POE11# | RXD6/RXD0/ SMISO6/SMISO0/ SSCL6/SSCL0/ CRX0 | | IRQ3-DS | |
| G2 | TMS | P31 | | MTIOC4D/TMCI2/ PO9/RTCIC1 | CTS1#/RTS1#/SS1# | | IRQ1-DS | |
| G3 | TDI | P30 | | MTIOC4B/TMRI3/ PO8/RTCIC0/POE8# | RXD1/SMISO1/ SSCL1 | | IRQ0-DS | |
| G4 | TCK | P27 | CS7# | MTIOC2B/TMCI3/ PO7 | SCK1 | | | |
| G5 | | P53 | BCLK | | | | | |
| G6 | | P52 | RD# | | RXD2/SMISO2/ SSCL2 | | | |
| G7 | | PB5 | A13 | MTIOC2A/ MTIOC1B/TIOCB4/ TMRI1/PO29/POE4# | SCK9/RTS9#/ ET0_ETXD0/ RMII0_TXD0 | | | |
| G8 | | PB4 | A12 | TIOCA4/PO28 | CTS9#/ET0_TX_EN/ RMII0_TXD_EN | | | |
| G9 | | PB1 | A9 | MTIOC0C/ MTIOC4C/TIOCB3/ TMCI0/PO25 | TXD6/SMOSI6/ SSDA6/ ET0_ERXD0/ RMII0_RXD0 | | IRQ4-DS | |
| G10 | VCC | | | | | | | |
| H1 | TDO | P26 | CS6# | MTIOC2A/TMO1/ PO6 | TXD1/CTS3#/ RTS3#/SMOSI1/ SS3#/SSDA1 | | | |

表 1.9 機能別端子一覧 (100ピンTFLGA) (4/5)

| ピン 番号 | 電源 | | .57 | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
|----------------|----------------|--------|------------------|--|--|-----------------------------|-------|---------|
| 100ピン TFLGA | クロック システム制御 | 1/0ポート | バス EXDMAC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| H2 | | P25 | CS5#/ EDACK1 | MTIOC4C/MTCLKB/ TIOCA4/PO5 | RXD3/SMISO3/ SSCL3/SSIDATA1 | | | ADTRG0# |
| Н3 | | P16 | | MTIOC3C/ MTIOC3D/TIOCB1/ TCLKC/TMO2/ PO14/RTCOUT | TXD1/RXD3/ SMOS11/SMISO3/ SSDA1/SSCL3/ SCL2-DS/ USB0_VBUS/ USB0_VBUSEN/ USB0_OVRCURB | | IRQ6 | ADTRG0# |
| H4 | | P15 | | MTIOC0B/MTCLKB/ GTETRG-B/TIOCB2/ TCLKB/TMCl2/PO13 | SMISO1/SSCL1/ | | IRQ5 | |
| H5 | | P55 | WAIT#/ EDREQ0 | MTIOC4D/TMO3 | CRX1/ET0_EXOUT | | IRQ10 | |
| H6 | | P54 | ALE/ EDACK0 | MTIOC4B/TMCI1 | CTS2#/RTS2#/SS2#/ CTX1/ET0_LINKSTA | | | |
| H7 | UB | PC7 | A23/CS0# | MTIOC3A/MTCLKB/ GTIOC3A-D/TMO2/ TOC0/PO31/ CACREF | TXD8/MISOA-A/ ET0_COL | | IRQ14 | |
| H8 | | PC6 | A22/CS1# | MTIOC3C/MTCLKA/ GTIOC3B-D/TMCI2/ TIC0/PO30 | RXD8/MOSIA-A/ ET0_ETXD3 | | IRQ13 | |
| H9 | | PB6 | A14 | MTIOC3D/TIOCA5/ PO30 | RXD9/ET0_ETXD1/ RMII0_TXD1 | | | |
| H10 | | PB7 | A15 | MTIOC3B/TIOCB5/ PO31 | TXD9/ET0_CRS/ RMII0_CRS_DV | | | |
| J1 | | P24 | CS4#/ EDREQ1 | MTIOC4A/MTCLKA/ TIOCB4/TMRI1/PO4 | SCK3/ USB0_VBUSEN/ SSISCK1 | | | |
| J2 | | P21 | | MTIOC1B/ MTIOC4A/ GTIOC2A-B/ TIOCA3/TMCI0/PO1 | RXD0/SMISO0/ SSCL0/ USB0_EXICEN/ SSIWS0 | | IRQ9 | |
| J3 | | P17 | | MTIOC3A/ MTIOC3B/ MTIOC4B/ GTIOC0B-B/ TIOCB0/TCLKD/ TMO1/PO15/POE8# | SCK1/TXD3/ SMOSI3/SSDA3/ SDA2-DS/SSITXD0 | | IRQ7 | ADTRG1# |
| J4 | | P13 | | MTIOC0B/TIOCA5/ TMO3/PO13 | TXD2/SMOSI2/ SSDA2/SDA0[FM+] | | IRQ3 | ADTRG1# |
| J5 | VSS_USB | | | | | | | |
| J6 | VCC_USB | | | | | | | |
| J7 | | P50 | WR0#/ WR# | | TXD2/SMOSI2/ SSDA2 | | | |
| J8 | | PC4 | A20/CS3# | MTIOC3D/MTCLKC/ GTETRG-D/TMCI1/ PO25/POE0# | SCK5/CTS8#/ SSLA0-A/ ET0_TX_CLK | | | |
| J9 | | PC0 | A16 | MTIOC3C/TCLKC/ PO17 | CTS5#/RTS5#/SS5#/ SSLA1-A/ ET0_ERXD3 | | IRQ14 | |

表 1.9 機能別端子一覧 (100ピンTFLGA) (5 / 5)

| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
|----------------|----------------|-------|-------------------------|--|--|-----------------------------|-------|---------|
| 100ピン TFLGA | クロック システム制御 | /0ポート | EXDMAC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| J10 | | PC1 | A17 | MTIOC3A/TCLKD/ PO18 | SCK5/SSLA2-A/ ET0_ERXD2 | | IRQ12 | |
| K1 | | P23 | EDACK0 | MTIOC3D/MTCLKD/ GTIOC0A-B/ TIOCD3/PO3 | TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ SSISCK0 | | | |
| K2 | | P22 | EDREQ0 | GTIOC1A-B/ | SCK0/ USB0_OVRCURB/ AUDIO_MCLK | | | |
| K3 | | P20 | | MTIOC1A/TIOCB3/ TMRI0/PO0 | TXD0/SMOSI0/ SSDA0/USB0_ID/ SSIRXD0 | | IRQ8 | |
| K4 | | P14 | | MTIOC3A/MTCLKA/ TIOCB5/TCLKA/ TMRI2/PO15 | CTS1#/RTS1#/SS1#/ CTX1/ USB0_OVRCURA | | IRQ4 | |
| K5 | | | | | USB0_DM | | | |
| K6 | | | | | USB0_DP | | | |
| K7 | | P51 | WR1#/ BC1#/ WAIT# | | SCK2 | | | |
| K8 | | PC5 | A21/CS2#/ WAIT# | MTIOC3B/MTCLKD/ GTIOC1A-D/TMRI2/ PO29 | SCK8/RSPCKA-A/ RTS8#/ET0_ETXD2 | | | |
| K9 | | PC3 | A19 | MTIOC4D/ GTIOC1B-D/TCLKB/ PO24 | TXD5/SMOSI5/ SSDA5/ET0_TX_ER | | | |
| K10 | | PC2 | A18 | MTIOC4B/ GTIOC2B-D/TCLKA/ PO21 | RXD5/SMISO5/ SSCL5/SSLA3-A/ ET0_RX_DV | | | |
| | | | | PO21 | ET0_RX_DV | | | |

表 1.10 機能別端子一覧(100ピンLQFP)(1/5)

| ピン | | | ` | , | | 4 - 11 1 | | |
|---------------|----------------|-------|-----------------|---|--|-----------------------------|---------|---------|
| 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
| 100ピン LQFP | クロック システム制御 | /○ポート | EXDMAC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 1 | AVCC1 | | | | | | | |
| 2 | EMLE | | | | | | | |
| 3 | AVSS1 | | | | | | | |
| 4 | | PJ3 | EDACK1 | MTIOC3C | ET0_EXOUT CTS6#/RTS6#/ CTS0#/RTS0#/ SS6#/SS0# | | | |
| 5 | VCL | | | | | | | |
| 6 | VBATT | | | | | | | |
| 7 | MD/FINED | | | | | | | |
| 8 | XCIN | | | | | | | |
| 9 | XCOUT | | | | | | | |
| 10 | RES# | | | | | | | |
| 11 | XTAL | P37 | | | | | | |
| 12 | VSS | | | | | | | |
| 13 | EXTAL | P36 | | | | | | |
| 14 | VCC | | | | | | | |
| 15 | UPSEL | P35 | | | | | NMI | |
| 16 | TRST# | P34 | | MTIOC0A/TMCI3/ PO12/POE10# | SCK6/SCK0/ ET0_LINKSTA | | IRQ4 | |
| 17 | | P33 | EDREQ1 | MTIOC0D/TIOCD0/ TMRI3/PO11/ POE4#/POE11# | RXD6/RXD0/ SMISO6/SMISO0/ SSCL6/SSCL0/ CRX0 | | IRQ3-DS | |
| 18 | | P32 | | MTIOC0C/TIOCC0/ TMO3/PO10/ RTCOUT/RTCIC2/ POE0#/POE10# | TXD6/TXD0/ SMOSI6/SMOSI0/ SSDA6/SSDA0/ CTX0/ USB0_VBUSEN | | IRQ2-DS | |
| 19 | TMS | P31 | | MTIOC4D/TMCI2/ PO9/RTCIC1 | CTS1#/RTS1#/SS1# | | IRQ1-DS | |
| 20 | TDI | P30 | | MTIOC4B/TMRI3/ PO8/RTCIC0/ POE8# | RXD1/SMISO1/ SSCL1 | | IRQ0-DS | |
| 21 | TCK | P27 | CS7# | MTIOC2B/TMCI3/ PO7 | SCK1 | | | |
| 22 | TDO | P26 | CS6# | MTIOC2A/TMO1/ PO6 | TXD1/CTS3#/ RTS3#/SMOSI1/ SS3#/SSDA1 | | | |
| 23 | | P25 | CS5#/ EDACK1 | MTIOC4C/MTCLKB/ TIOCA4/PO5 | RXD3/SMISO3/ SSCL3/SSIDATA1 | | | ADTRG0# |
| 24 | | P24 | CS4#/ EDREQ1 | MTIOC4A/MTCLKA/ TIOCB4/TMRI1/PO4 | | | | |
| 25 | | P23 | EDACK0 | MTIOC3D/MTCLKD/ GTIOC0A-B/ TIOCD3/PO3 | TXD3/CTS0#/ RTS0#/SMOSI3/ SS0#/SSDA3/ SSISCK0 | | | |

表 1.10 機能別端子一覧(100ピンLQFP)(2/5)

| ピン | | 22 (100 | C D LQFF) (2 | | | メモリIF | | |
|---------------|----------------|---------|---------------------|--|--|-----------------------------|-------|---------|
| 番号 | 電源 | | バス | タイマ | 通信 | カメラIF | | S12ADC, |
| 100ピン LQFP | クロック システム制御 | I/Oポート | EXDMAC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 26 | | P22 | EDREQ0 | MTIOC3B/MTCLKC/ GTIOC1A-B/ TIOCC3/TMO0/PO2 | SCK0/ USB0_OVRCURB/ AUDIO_MCLK | | | |
| 27 | | P21 | | MTIOC1B/ MTIOC4A/ GTIOC2A-B/ TIOCA3/TMCI0/PO1 | RXD0/SMISO0/ SSCL0/ USB0_EXICEN/ SSIWS0 | | IRQ9 | |
| 28 | | P20 | | MTIOC1A/TIOCB3/ TMRI0/PO0 | TXD0/SMOSI0/ SSDA0/USB0_ID/ SSIRXD0 | | IRQ8 | |
| 29 | | P17 | | MTIOC3A/ MTIOC3B/ MTIOC4B/ GTIOC0B-B/ TIOCB0/TCLKD/ TMO1/PO15/POE8# | SCK1/TXD3/ SMOSI3/SSDA3/ SDA2-DS/SSITXD0 | | IRQ7 | ADTRG1# |
| 30 | | P16 | | MTIOC3C/ MTIOC3D/TIOCB1/ TCLKC/TMO2/ PO14/RTCOUT | TXD1/RXD3/ SMOSI1/SMISO3/ SSDA1/SSCL3/ SCL2-DS/ USB0_VBUS/ USB0_VBUSEN/ USB0_OVRCURB | | IRQ6 | ADTRG0# |
| 31 | | P15 | | MTIOC0B/MTCLKB/ GTETRG-B/ TIOCB2/TCLKB/ TMCI2/PO13 | RXD1/SCK3/ SMISO1/SSCL1/ CRX1-DS/SSIWS1 | | IRQ5 | |
| 32 | | P14 | | MTIOC3A/MTCLKA/ TIOCB5/TCLKA/ TMRI2/PO15 | CTS1#/RTS1#/ SS1#/CTX1/ USB0_OVRCURA | | IRQ4 | |
| 33 | | P13 | | MTIOC0B/TIOCA5/ TMO3/PO13 | TXD2/SMOSI2/ SSDA2/SDA0[FM+] | | IRQ3 | ADTRG1# |
| 34 | | P12 | | TMCI1 | RXD2/SMISO2/ SSCL2/SCL0[FM+] | | IRQ2 | |
| 35 | VCC_USB | | | | | | | |
| 36 | | | | | USB0_DM | | | |
| 37 | | | | | USB0_DP | | | |
| 38 | VSS_USB | | | | | | | |
| 39 | | P55 | WAIT#/ EDREQ0 | MTIOC4D/TMO3 | CRX1/ET0_EXOUT | | IRQ10 | |
| 40 | | P54 | ALE/EDACK0 | MTIOC4B/TMCI1 | CTS2#/RTS2#/ SS2#/CTX1/ ET0_LINKSTA | | | |
| 41 | | P53 | BCLK | | | | | |
| 42 | | P52 | RD# | | RXD2/SMISO2/ SSCL2 | | | |
| 43 | | P51 | WR1#/BC1#/ WAIT# | | SCK2 | | | |
| 44 | | P50 | WR0#/WR# | | TXD2/SMOSI2/ SSDA2 | | | |

表 1.10 機能別端子一覧(100ピンLQFP)(3/5)

| 1.2 \$ | | JE (100 | | , | | / - 11.15 | | |
|---------------|----------------|---------|--------------------|--|---|-----------------------------|---------|---------|
| ピン 番号 | 電源 | _ | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
| 100ピン LQFP | クロック システム制御 | /0ポート | EXDMAC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 45 | UB | PC7 | A23/CS0# | MTIOC3A/MTCLKB/ GTIOC3A-D/TMO2/ TOC0/PO31/ CACREF | TXD8/MISOA-A/ ET0_COL | | IRQ14 | |
| 46 | | PC6 | A22/CS1# | MTIOC3C/MTCLKA/ GTIOC3B-D/TMCI2/ TIC0/PO30 | RXD8/MOSIA-A/ ET0_ETXD3 | | IRQ13 | |
| 47 | | PC5 | A21/CS2#/ WAIT# | MTIOC3B/MTCLKD/ GTIOC1A-D/TMRI2/ PO29 | SCK8/RSPCKA-A/ RTS8#/ET0_ETXD2 | | | |
| 48 | | PC4 | A20/CS3# | MTIOC3D/MTCLKC/ GTETRG-D/TMCI1/ PO25/POE0# | SCK5/CTS8#/ SSLA0-A/ ET0_TX_CLK | | | |
| 49 | | PC3 | A19 | MTIOC4D/ GTIOC1B-D/TCLKB/ PO24 | TXD5/SMOSI5/ SSDA5/ET0_TX_ER | | | |
| 50 | | PC2 | A18 | MTIOC4B/ GTIOC2B-D/TCLKA/ PO21 | RXD5/SMISO5/ SSCL5/SSLA3-A/ ET0_RX_DV | | | |
| 51 | | PC1 | A17 | MTIOC3A/TCLKD/ PO18 | SCK5/SSLA2-A/ ET0_ERXD2 | | IRQ12 | |
| 52 | | PC0 | A16 | MTIOC3C/TCLKC/ PO17 | CTS5#/RTS5#/ SS5#/SSLA1-A/ ET0_ERXD3 | | IRQ14 | |
| 53 | | PB7 | A15 | MTIOC3B/TIOCB5/ PO31 | TXD9/ET0_CRS/ RMII0_CRS_DV | | | |
| 54 | | PB6 | A14 | MTIOC3D/TIOCA5/ PO30 | RXD9/ET0_ETXD1/ RMII0_TXD1 | | | |
| 55 | | PB5 | A13 | MTIOC2A/ MTIOC1B/TIOCB4/ TMRI1/PO29/ POE4# | SCK9/RTS9#/ ET0_ETXD0/ RMII0_TXD0 | | | |
| 56 | | PB4 | A12 | TIOCA4/PO28 | CTS9#/ET0_TX_EN/ RMII0_TXD_EN | | | |
| 57 | | PB3 | A11 | MTIOC0A/ MTIOC4A/TIOCD3/ TCLKD/TMO0/ PO27/POE11# | SCK6/ET0_RX_ER/ RMII0_RX_ER | | | |
| 58 | | PB2 | A10 | TIOCC3/TCLKC/ PO26 | CTS6#/RTS6#SS6#/ ET0_RX_CLK/ REF50CK0 | | | |
| 59 | | PB1 | A9 | MTIOC0C/ MTIOC4C/TIOCB3/ TMCI0/PO25 | TXD6/SMOSI6/ SSDA6/ ET0_ERXD0/ RMII0_RXD0 | | IRQ4-DS | |
| 60 | VCC | | | | | | | |
| 61 | | PB0 | A8 | MTIC5W/TIOCA3/ PO24 | RXD6/SMISO6/ SSCL6/ ET0_ERXD1/ RMII0_RXD1 | | IRQ12 | |
| 62 | VSS | | | | | | | |
| 63 | | PA7 | A7 | TIOCB2/PO23 | MISOA-A/ET0_WOL | | | |

表 1.10 機能別端子一覧(100 ピンLQFP)(4 / 5)

| - 0 | | l | | | | | | l |
|---------------|----------------|--------|------------------|--|---|---|---------|---------|
| ピン 番号 | 電源 | | バス | タイマ | 通信 | メモリIF カメラIF | | S12ADC, |
| 100ピン LQFP | クロック システム制御 | l/Oポート | EXDMAC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | R12DA |
| 64 | | PA6 | A6 | MTIC5V/MTCLKB/ GTETRG-C/ TIOCA2/TMCI3/ PO22/POE10# | CTS5#/RTS5#/ SS5#/MOSIA-B/ ET0_EXOUT | | | |
| 65 | | PA5 | A5 | MTIOC6B/TIOCB1/ GTIOC0A-C/PO21 | RSPCKA-B/ ET0_LINKSTA | | | |
| 66 | | PA4 | A4 | MTIC5U/MTCLKA/ TIOCA1/TMRI0/ PO20 | TXD5/SMOSI5/ SSDA5/SSLA0-B/ ET0_MDC | | IRQ5-DS | |
| 67 | | PA3 | A3 | MTIOC0D/MTCLKD/ TIOCD0/TCLKB/ PO19 | RXD5/SMISO5/ SSCL5/ET0_MDIO | | IRQ6-DS | |
| 68 | | PA2 | A2 | MTIOC7A/ GTIOC1A-C/PO18 | RXD5/SMISO5/ SSCL5/SSLA3-B | | | |
| 69 | | PA1 | A1 | MTIOC0B/MTCLKC/ MTIOC7B/ GTIOC2A-C/ TIOCB0/PO17 | SCK5/SSLA2-B/ ET0_WOL | | IRQ11 | |
| 70 | | PA0 | A0/BC0# | MTIOC4A/ MTIOC6D/ GTIOC0B-C/ TIOCA0/CACREF/ PO16 | SSLA1-B/ ET0_TX_EN/ RMII0_TXD_EN | | | |
| 71 | | PE7 | D15[A15/ D15] | MTIOC6A/ GTIOC3A-E/TOC1 | | MMC_RES#- B/SDHI_WP-B | IRQ7 | AN105 |
| 72 | | PE6 | D14[A14/ D14] | TIOC6C/ GTIOC3B-E/TIC1 | | MMC_CD-B/ SDHI_CD-B | IRQ6 | AN104 |
| 73 | | PE5 | D13[A13/ D13] | MTIOC4C/ MTIOC2B/ GTIOC0A-A | ET0_RX_CLK/ REF50CK0 | | IRQ5 | AN103 |
| 74 | | PE4 | D12[A12/ D12] | MTIOC4D/ MTIOC1A/ GTIOC1A-A/PO28 | ET0_ERXD2 | | | AN102 |
| 75 | | PE3 | D11[A11/D11] | MTIOC4B/ GTIOC2A-A/PO26/ POE8#/TOC3 | CTS12#/RTS12#/ SS12#/ET0_ERXD3 | MMC_D7-B | | AN101 |
| 76 | | PE2 | D10[A10/ D10] | MTIOC4A/ GTIOC0B-A/PO23/ TIC3 | RXD12/SMISO12/ SSCL12/RXDX12 | MMC_D6-B | IRQ7-DS | AN100 |
| 77 | | PE1 | D9[A9/D9] | MTIOC4C/ MTIOC3B/ GTIOC1B-A/PO18 | TXD12/SMOSI12/ SSDA12/TXDX12/ SIOX12 | MMC_D5-B | | ANEX1 |
| 78 | | PE0 | D8[A8/D8] | MTIOC3D/ GTIOC2B-A | SCK12 | MMC_D4-B | | ANEX0 |
| 79 | | PD7 | D7[A7/D7] | MTIC5U/POE0# | | MMC_D1-B/ SDHI_D1-B/ QIO1-B/ QMI-B | IRQ7 | AN107 |
| 80 | | PD6 | D6[A6/D6] | MTIC5V/MTIOC8A/ POE4# | | MMC_D0-B/ SDHI_D0-B/ QIO0-B/ QMO-B | IRQ6 | AN106 |

表 1.10 機能別端子一覧(100 ピンLQFP)(5 / 5)

| ピン 番号 | 電源 | | s - | タイマ | 通信 | メモリIF カメラIF | | CADADO |
|---------------|----------------|--------|--------------|--|---|---------------------------------------|--------------|------------------|
| 100ピン LQFP | クロック システム制御 | I/Oポート | バス EXDMAC | (MTU, GPT, TPU, TMR, PPG, RTC, CMTW, POE, CAC) | (ETHERC, SCIg, SCIh, RSPI, RIIC, CAN, USB, SSI) | (QSPI, SDHI, MMCIF, PDC) | 割り込み | S12ADC, R12DA |
| 81 | | PD5 | D5[A5/D5] | MTIC5W/MTIOC8C/ POE10# | | MMC_CLK-B/ SDHI_CLK-B/ QSPCLK-B | IRQ5 | AN113 |
| 82 | | PD4 | D4[A4/D4] | MTIOC8B/POE11# | | MMC_CMD-B/ SDHI_CMD-B/ QSSL-B | IRQ4 | AN112 |
| 83 | | PD3 | D3[A3/D3] | MTIOC8D/ GTIOC0A-E/POE8#/ TOC2 | | MMC_D3-B/ SDHI_D3-B/ QIO3-B | IRQ3 | AN111 |
| 84 | | PD2 | D2[A2/D2] | MTIOC4D/ GTIOC0B-E/TIC2 | CRX0 | MMC_D2-B/ SDHI_D2-B/ QIO2-B | IRQ2 | AN110 |
| 85 | | PD1 | D1[A1/D1] | MTIOC4B/ GTIOC1A-E/POE0# | СТХ0 | | IRQ1 | AN109 |
| 86 | | PD0 | D0[A0/D0] | GTIOC1B-E/POE4# | | | IRQ0 | AN108 |
| 87 | | P47 | | | | | IRQ15- DS | AN007 |
| 88 | | P46 | | | | | IRQ14- DS | AN006 |
| 89 | | P45 | | | | | IRQ13- DS | AN005 |
| 90 | | P44 | | | | | IRQ12- DS | AN004 |
| 91 | | P43 | | | | | IRQ11- DS | AN003 |
| 92 | | P42 | | | | | IRQ10- DS | AN002 |
| 93 | | P41 | | | | | IRQ9-DS | AN001 |
| 94 | VREFL0 | | | | | | | |
| 95 | | P40 | | | | | IRQ8-DS | AN000 |
| 96 | VREFH0 | | | | | | | |
| 97 | AVCC0 | | | | | | | |
| 98 | | P07 | | | | | IRQ15 | ADTRG0# |
| 99 | AVSS0 | | | | | | | |
| 100 | P05 | | | | | | IRQ13 | DA1 |

RX64Mグループ 2. CPU

2. CPU

図 2.1 に CPU のレジスタ構成を示します。




図 2.1 CPU レジスタセット

RX64M グループ 2. CPU

2.1 汎用レジスタ (R0 ~ R15)

汎用レジスタは、32 ビット幅で 16 本($R0 \sim R15$)あります。汎用レジスタ $R0 \sim R15$ は、データレジスタやアドレスレジスタとして使用します。

汎用レジスタ R0 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられています。SP は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって、割り込みスタックポインタ (ISP)、またはユーザスタックポインタ (USP) に切り替わります。

2.2 制御レジスタ

(1) 割り込みスタックポインタ (ISP) / ユーザスタックポインタ (USP)

スタックポインタ (SP) には、割り込みスタックポインタ (ISP) と、ユーザスタックポインタ (USP) の2種類があります。使用するスタックポインタ (ISP/USP) は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって切り替えられます。

(2) 例外テーブルレジスタ (EXTB)

例外テーブルレジスタ (EXTB) には、例外ベクタテーブルの先頭番地を設定してください。

(3) 割り込みテーブルレジスタ (INTB)

割り込みテーブルレジスタ(INTB)には、割り込みベクタテーブルの先頭番地を設定してください。

(4) プログラムカウンタ (PC)

プログラムカウンタ (PC) は、実行中の命令の番地を示します。

(5) プロセッサステータスワード(PSW)

プロセッサステータスワード (PSW) は、命令実行の結果や、CPU の状態を示します。

(6) バックアップ PC (BPC)

バックアップ PC (BPC) は、割り込み応答を高速化するために設けられたレジスタです。高速割り込みが発生すると、プログラムカウンタ (PC) の内容が BPC に退避されます。

(7) バックアップ PSW (BPSW)

バックアップ PSW (BPSW) は、割り込み応答を高速化するために設けられたレジスタです。 高速割り込みが発生すると、プロセッサステータスワード (PSW) の内容が BPSW に退避されます。 BPSW のビットの割り当ては、PSW に対応しています。

(8) 高速割り込みベクタレジスタ(FINTV)

高速割り込みベクタレジスタ(FINTV)は、割り込み応答を高速化するために設けられたレジスタです。 高速割り込み発生時の分岐先番地を設定してください。

(9) 浮動小数点ステータスワード (FPSW)

浮動小数点ステータスワード (FPSW) は、浮動小数点演算結果を示します。

例外処理許可ビット E_j で例外処理を許可(E_j = "1")した場合は、例外処理ルーチンで該当する C_j フラグをチェックし、例外発生の要因を判断することができます。例外処理を禁止(E_j = "0")した場合は、一連の処理の最後に E_j フラグをチェックし、例外発生の有無を確認することができます。 E_j フラグは蓄積フラ

RX64M グループ 2. CPU

グです。(j = X, U, Z, O, V)

2.3 アキュムレータ

アキュムレータ(ACC0、ACC1)は、72 ビットのレジスタです。DSP 機能命令で使用されます。アキュムレータは、読み出し時や書き込み時は96 ビットのレジスタとして扱われます。このとき、アキュムレータの b95 \sim b72 の扱いは、読み出し時に b71 の値を符号拡張し、書き込み時には無視します。また、ACC0 は乗算命令(EMUL、EMULU、FMUL、MUL)、積和演算命令(RMPA)でも使用され、これらの命令実行の際は ACC0 の値が変更されます。

ACC0、ACC1 への書き込みには、「MVTACGU 命令」、「MVTACHI 命令」と「MVTACLO 命令」を使用します。「MVTACGU 命令」は (b95 ~ b64) に、「MVTACHI 命令」は上位側 32 ビット(b63 ~ b32)に、「MVTACLO 命令」は下位側 32 ビット(b31 ~ b0)にデータを転送します。

読み出しには、「MVFACGU 命令」、「MVFACHI 命令」、「MVFACMI 命令」と「MVFACLO 命令」とを使用します。

「MVFACGU 命令」でガードビット (b95 \sim b64)、「MVFACHI 命令」で上位側 32 ビット(b63 \sim b32)、「MVFACMI 命令」で中央の 32 ビット(b47 \sim b16)、「MVFACLO 命令」で下位側 32 ビット(b31 \sim b0)のデータをそれぞれ読み出します。


RX64Mグループ 3. アドレス空間

3. アドレス空間

3.1 アドレス空間

アドレス空間は、0000 0000h 番地から FFFF FFFFh 番地までの 4G バイトあります。プログラム領域およびデータ領域合計最大 4G バイトをリニアにアクセス可能です。

図 3.1 に各動作モードのメモリマップを示します。アクセスできる領域は動作モードや各制御ビットの状態によって違います。



注1. ブートモード、ユーザブートモード/USBブートモードは、シングルチップモードと同じアドレス空間となります。 注2. 製品によりROM/RAM容量が異なります。

| コードフラッシュ メモリ容量 | アドレス | データフラッシュ メモリ容量 | アドレス | RAM 容量 | アドレス |
|-------------------|-------------------------|-------------------|-------------------------|-----------|--------------------------|
| 4MB | FFC0 0000h ~ FFFF FFFFh | 64KB | 0010 0000h ~ 0010 FFFFh | 512KB | 0000 0000h ~ 0007 FFFF h |
| 3MB | FFD0 0000h ~ FFFF FFFFh | | | | |
| 2.5MB | FFD8 0000h ~ FFFF FFFFh | | | | |
| 2MB | FFE0 0000h ~ FFFF FFFFh | | | | |

- 注3. 予約領域は、アクセスしないでください。
- 注4. FCU-RAM非搭載製品では、FCU-RAM領域と内蔵ROM(FCUファームウェア)領域は予約領域となります。 FCUについての詳細は、ユーザーズマニュアルハードウェア編の「63.フラッシュメモリ」を参照してください。

図 3.1 各動作モードのメモリマップ

RX64M グループ 3. アドレス空間

3.2 外部アドレス空間

外部アドレス空間は、CS# 端子(CS0 \sim CS7)と SDRAM 領域(SDCS)に分割されています。CS 領域は、CSn# 端子($n=0\sim7$)から出力される CSn# 信号によって最大 8 つの CS 領域(CS0 \sim CS7)に分割できます。図 3.2 に内蔵 ROM 無効拡張モード時の CS 領域(CS0 \sim CS7)、SDRAM 領域(SDCS)とアドレスの対応を示します。




図 3.2 外部アドレス空間と CS 領域(内蔵 ROM 無効拡張モードの場合)

4. I/O レジスタ

I/O レジスタ一覧では、内蔵レジスタのアドレスに関する情報をまとめています。表記方法は以下のとおりです。また、レジスタ書き込み時の注意事項についても以下に示します。

(1) I/O レジスタアドレス一覧(アドレス順)

- 割り付けアドレスの小さいレジスタから順に記載しています。
- モジュールシンボルによる分類をしています。
- アクセスサイクル数については、指定の基準クロックのサイクル数を示しています。
- 内部 I/O レジスタの領域で、レジスタ一覧に記載のないアドレスの領域は、予約領域です。予約領域の アクセスは禁止します。これらのレジスタをアクセスしたときの動作および継続する動作については保 証できませんので、アクセスしないようにしてください。

(2) I/O レジスタ書き込み時の注意事項

CPU が I/O レジスタに書き込む際、CPU は書き込み完了を待たずに後続の命令を実行します。そのため、I/O レジスタ書き込みによる設定変更が、動作に反映されるより前に、後続の命令が実行されることがあります。

以下の例のように、I/O レジスタの設定変更が反映された状態で後続の命令を実行させなければならないときには、注意が必要です。

[注意が必要な動作の例]

- 割り込み要求許可ビット (ICU.IERn.IENj ビット) のクリアを行い、割り込み要求を禁止とした状態で 後続の命令を実行させたい場合
- 低消費電力状態へ遷移するための前処理に続いて WAIT 命令を実行する場合

このような場合には、I/O レジスタの書き込みを行った後、以下の手順で書き込みの完了を待ってから、後続の命令を実行するようにしてください。

- (a) I/O レジスタの書き込み
- (b) 書き込んだI/Oレジスタの値を汎用レジスタに読み出し
- (c) 読み出し値を使って演算を実行
- (d) 後続の命令を実行

[命令例]

• I/O レジスタがバイトサイズの場合

MOV.L #SFR_ADDR, R1 MOV.B #SFR_DATA, [R1] CMP [R1].UB, R1

;; 次処理

• I/O レジスタがワードサイズの場合

MOV.L #SFR_ADDR, R1 MOV.W #SFR_DATA, [R1] CMP [R1].W, R1

;; 次処理

• I/O レジスタがロングワードサイズの場合

MOV.L #SFR_ADDR, R1 MOV.L #SFR_DATA, [R1] CMP [R1].L, R1 ;; 次処理

なお、複数のレジスタに書き込みを行った後、それら書き込みの完了を待ってから後続の命令を実行させたい場合は、最後に書き込みを行った I/O レジスタを対象に読み出しと演算を実行してください。書き込みを行ったすべてのレジスタを対象にして実行する必要はありません。

(3) I/O レジスタアクセスサイクル数

I/O レジスタアクセスサイクル数は、「表 4.1 I/O レジスタアドレス一覧」を参照してください。 I/O レジスタヘアクセスした場合のアクセスサイクル数は、以下の計算式によって表されます。(注 1)

I/O レジスタアクセスサイクル数 = 内部メインバス 1 のバスサイクル数 + 分周クロック同期化サイクル数 + 内部周辺バス $1 \sim 6$ のバスサイクル数

内部周辺バス1~6のバスサイクル数は、アクセス先のレジスタによって異なります。

内部周辺バス2~6に接続されている周辺機能、および外部バス制御部のレジスタ (バスエラー関連のレジスタは除く) ヘアクセスする場合には、分周クロック同期化サイクルが追加されます。

分周クロック同期化サイクル数は、ICLK と PCLK(または FCLK, BCLK)の周波数比やバスアクセスのタイミングによって異なります。

周辺機能部では ICLK \geq PCLK(または FCLK)の周波数関係の場合、内部メインバス 1 のバスサイクル数と分周クロック同期化サイクル数を合わせると、PCLK(または FCLK)で最大 1 サイクルとなるため、表 4.1 では 1PCLK(または FCLK)の幅を持たせて記載しています。

また、ICLK < PCLK (または FCLK) の周波数関係の場合、次のバスアクセスが周辺機能が終了した次の ICLK サイクルから開始されるため、ICLK 単位の記載となっています。

外部バス制御部では内部メインバス1のバスサイクル数と分周クロック同期化サイクル数を合わせると、BCLKで最大1サイクルとなるため、表4.1では1BCLKの幅を持たせて記載しています。

注 1. CPU からのレジスタアクセスが、外部メモリへの命令フェッチや、異なるバスマスタ(DMAC, DTC)のバスアクセスと競合せずに実行された場合のサイクル数です。

(4) RMPA 命令、ストリング操作命令に関する制約事項

RMPA 命令、ストリング操作命令の操作対象データを I/O レジスタに配置することは禁止しており、その場合の動作は保証していません。

4.1 I/O レジスタアドレス一覧 (アドレス順)

表4.1 I/O レジスタアドレス一覧 (1 / 54)

| | モジュール | | レジスタ | 教 | アクセス | アクセス+ | サイクル数 | |
|------------|--------|--------------------------------|----------|--------|------|--------------|---|-------------------------|
| アドレス | シンボル | レジスタ名 | シンボル | л У | サイズ | ICLK≧PCLKの場合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 0008 0000h | SYSTEM | モードモニタレジスタ | MDMONR | 16 | 16 | 310 | CLK | 動作モード |
| 0008 0002h | SYSTEM | モードステータスレジスタ | MDSR | 16 | 16 | 310 | CLK | 動作モート |
| 0008 0006h | SYSTEM | システムコントロールレジスタ0 | SYSCR0 | 16 | 16 | 310 | CLK | 動作モート |
| 0008 0008h | SYSTEM | システムコントロールレジスタ1 | SYSCR1 | 16 | 16 | 310 | CLK | 動作モート |
| 0008 000Ch | SYSTEM | スタンバイコントロールレジスタ | SBYCR | 16 | 16 | 310 | CLK | 消費電力低 機能 |
| 0008 0010h | SYSTEM | モジュールストップコントロールレジスタA | MSTPCRA | 32 | 32 | 310 | CLK | 消費電力低 機能 |
| 0008 0014h | SYSTEM | モジュールストップコントロールレジスタB | MSTPCRB | 32 | 32 | 310 | CLK | 消費電力低 機能 |
| 0008 0018h | SYSTEM | モジュールストップコントロールレジスタC | MSTPCRC | 32 | 32 | 310 | CLK | 消費電力低 機能 |
| 0008 001Ch | SYSTEM | モジュールストップコントロールレジスタD | MSTPCRD | 32 | 32 | 310 | CLK | 消費電力低 機能 |
| 0008 0020h | SYSTEM | システムクロックコントロールレジスタ | SCKCR | 32 | 32 | 310 | CLK | クロック発: 回路 |
| 0008 0024h | SYSTEM | システムクロックコントロールレジスタ2 | SCKCR2 | 16 | 16 | 310 | CLK | クロック発: 回路 |
| 0008 0026h | SYSTEM | システムクロックコントロールレジスタ3 | SCKCR3 | 16 | 16 | 310 | CLK | クロック発 回路 |
| 0008 0028h | SYSTEM | PLLコントロールレジスタ | PLLCR | 16 | 16 | 310 | CLK | クロック発 |
| 0008 002Ah | SYSTEM | PLLコントロールレジスタ2 | PLLCR2 | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 0030h | SYSTEM | 外部バスクロックコントロールレジスタ | BCKCR | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 0032h | SYSTEM | メインクロック発振器コントロールレジスタ | MOSCCR | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 0033h | SYSTEM | サブクロック発振器コントロールレジスタ | SOSCCR | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 0034h | SYSTEM | 低速オンチップオシレータコントロールレジス タ | LOCOCR | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 0035h | SYSTEM | IWDT専用オンチップオシレータコントロールレ ジスタ | ILOCOCR | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 0036h | SYSTEM | 高速オンチップオシレータコントロールレジス タ | HOCOCR | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 0037h | SYSTEM | 高速オンチップオシレータコントロールレジス タ2 | HOCOCR2 | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 003Ch | SYSTEM | 発振安定フラグレジスタ | OSCOVFSR | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 0040h | SYSTEM | 発振停止検出コントロールレジスタ | OSTDCR | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 0041h | SYSTEM | 発振停止検出ステータスレジスタ | OSTDSR | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 00A0h | SYSTEM | 動作電力コントロールレジスタ | OPCCR | 8 | 8 | 310 | CLK | 消費電力低 機能 |
| 0008 00A1h | SYSTEM | スリープモード復帰クロックソース切り替えレ ジスタ | RSTCKCR | 8 | 8 | 310 | CLK | 消費電力低 機能 |
| 0008 00A2h | SYSTEM | メインクロック発振器ウェイトコントロールレ ジスタ | MOSCWTCR | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 00A3h | SYSTEM | サブクロック発振器ウェイトコントロールレジ スタ | SOSCWTCR | 8 | 8 | 310 | CLK | クロック発 回路 |
| 0008 00C0h | SYSTEM | リセットステータスレジスタ2 | RSTSR2 | 8 | 8 | 310 | CLK | リセット |
| 0008 00C2h | SYSTEM | ソフトウェアリセットレジスタ | SWRR | 16 | 16 | 310 | CLK | リセット |
| 0008 00E0h | SYSTEM | 電圧監視1回路制御レジスタ1 | LVD1CR1 | 8 | 8 | 310 | CLK | LDVA |
| 008 00E1h | SYSTEM | 電圧監視1回路ステータスレジスタ | LVD1SR | 8 | 8 | 310 | CLK | LDVA |
| 0008 00E2h | SYSTEM | 電圧監視2回路制御レジスタ1 | LVD2CR1 | 8 | 8 | 310 | CLK | LDVA |
| 0008 00E3h | SYSTEM | 電圧監視2回路ステータスレジスタ | LVD2SR | 8 | 8 | 310 | CLK | LDVA |
| 0008 03FEh | SYSTEM | プロテクトレジスタ | PRCR | 16 | 16 | 310 | CLK | レジスタラ トプロテク ション機能 |

表 4.1 I/O レジスタアドレス一覧 (2 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | を数 | アクセス | アクセス・ | 1 | 関連機能 |
|------------------------|----------------|----------------------------------|------------------|---------|------|------------------|---|------------|
| <i>F</i> F D X | シンボル | レンスする | シンボル | لہ ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連版</th></pclkの場合<> | 関連版 |
| 008 12C0h | ECCRAM | ECCRAM動作モード制御レジスタ | ECCRAMMO DE | 8 | 8 | 210 | CLK | RAM |
| 008 12C1h | ECCRAM | ECCRAM 2 ビットエラーステータスレジスタ | ECCRAM2ST | 8 | 8 | 210 | CLK | RAM |
| 0008 12C2h | ECCRAM | ECCRAM 1ビットエラー情報更新許可レジスタ | ECCRAM1ST SEN | 8 | 8 | 210 | CLK | RAM |
| 0008 12C3h | ECCRAM | ECCRAM 1ビットエラーステータスレジスタ | ECCRAM1ST S | 8 | 8 | 210 | CLK | RAM |
| 0008 12C4h | ECCRAM | ECCRAM プロテクトレジスタ | ECCRAMPR CR | 8 | 8 | 210 | CLK | RAM |
| 008 12C8h | ECCRAM | ECCRAM 2 ビットエラーアドレスキャプチャレ ジスタ | ECCRAM2EC | 32 | 32 | 210 | CLK | RAM |
| 0008 12CCh | ECCRAM | ECCRAM 1ビットエラーアドレスキャプチャレ ジスタ | ECCRAM1EC AD | 32 | 32 | 210 | CLK | RAM |
| 0008 12D0h | ECCRAM | ECCRAM プロテクトレジスタ2 | ECCRAMPR CR2 | 8 | 8 | 210 | CLK | RAM |
| 0008 12D4h | ECCRAM | ECCRAM テスト制御レジスタ | ECCRAMETS T | 8 | 8 | 210 | CLK | RAM |
| 0008 1300h | BSC | バスエラーステータスクリアレジスタ | BERCLR | 8 | 8 | 210 | CLK | バス |
| 0008 1304h | BSC | バスエラー監視許可レジスタ | BEREN | 8 | 8 | | CLK | バス |
| 008 1308h | BSC | バスエラーステータスレジスタ1 | BERSR1 | 8 | 8 | | CLK | バス |
| 008 130Ah | BSC | バスエラーステータスレジスタ2 | BERSR2 | 16 | 16 | | CLK | バス |
| 008 1310h | BSC | バスプライオリティ制御レジスタ | BUSPRI | 16 | 16 | | CLK | バス |
| 008 2000h | DMAC0 | DMA転送元アドレスレジスタ | DMSAR | 32 | 32 | | CLK | DMAC |
| 008 2004h | DMAC0 | DMA転送先アドレスレジスタ | DMDAR | 32 | 32 | | CLK | DMAC |
| 008 2008h | DMAC0 | DMA転送カウントレジスタ | DMCRA | 32 | 32 | | CLK | DMAC |
| 008 200Ch | DMAC0 | DMA ブロック転送カウントレジスタ | DMCRB | 16 | 16 | | CLK | DMAC |
| 008 2010h | DMAC0 | DMA転送モードレジスタ | DMTMD | 16 | 16 | | CLK | DMAC |
| 008 2013h | DMAC0 | DMA割り込み設定レジスタ | DMINT | 8 | 8 | | CLK | DMAC |
| 008 2014h | DMAC0 | DMAアドレスモードレジスタ | DMAMD | 16 | 16 | | CLK | DMAC |
| 008 2018h | DMAC0 | DMAオフセットレジスタ | DMOFR | 32 | 32 | | CLK | DMAC |
| 008 201Ch | DMAC0 | DMA転送許可レジスタ | DMCNT | 8 | 8 | | CLK | DMAC |
| 0008 201Dh | DMAC0 | DMAソフトウェア起動レジスタ | DMREQ | 8 | 8 | | CLK | DMAC |
| 0008 201Eh | DMAC0 | DMAステータスレジスタ | DMSTS | 8 | 8 | | CLK | DMAC |
| 0008 201Fh | DMAC0 | DMA起動要因フラグ制御レジスタ | DMCSL | 8 | 8 | | CLK | DMAC |
| 0008 2040h | DMAC1 | | DMSAR | 32 | 32 | | CLK | DMAC |
| 0008 2044h | DMAC1 | DMA転送元アドレスレジスタ DMA転送先アドレスレジスタ | DMDAR | 32 | 32 | | CLK | DMAC |
| 008 2048h | DMAC1 | | DMCRA | 32 | 32 | | CLK | DMAC |
| 008 204Ch | DMAC1 | DMA 転送カウントレジスタ | DMCRB | 16 | 16 | ! | CLK | DMAC |
| 0008 204CH | DMAC1 | DMA ブロック転送カウントレジスタ | DMTMD | 16 | 16 | | CLK | DMAC |
| | DMAC1 | DMA 転送モードレジスタ | DMINT | 8 | 8 | | CLK | DMAC |
| 008 2053h | DMAC1 | DMA割り込み設定レジスタ | | | | | CLK | DMAC |
| 008 2054h | | DMAアドレスモードレジスタ | DMAMD | 16 | 16 | | | |
| 008 205Ch 008 205Dh | DMAC1 | DMA転送許可レジスタ | DMCNT | 8 | 8 | | CLK | DMAC |
| | | DMAソフトウェア起動レジスタ | | | 8 | | | |
| 008 205Eh | DMAC1 | DMA ステータスレジスタ | DMSTS DMCSL | 8 | | ! | CLK | DMAC |
| 008 205Fh 008 2080h | DMAC1 DMAC2 | DMA起動要因フラグ制御レジスタ | DMSAR | 32 | 32 | | CLK | DMAC |
| | | DMA転送元アドレスレジスタ | | | | | | |
| 008 2084h | DMAC2 | DMA転送先アドレスレジスタ | DMCRA | 32 | 32 | | CLK | DMAC |
| 008 2088h | DMAC2 | DMA転送カウントレジスタ | DMCRA | 32 | 32 | | CLK | DMAC |
| 008 208Ch | DMAC2 | DMA ブロック転送カウントレジスタ | DMCRB | 16 | 16 | | CLK | DMAC |
| 008 2090h | DMAC2 | DMA転送モードレジスタ | DMTMD | 16 | 16 | | CLK | DMAC |
| 008 2093h | DMAC2 | DMA割り込み設定レジスタ | DMINT | 8 | 8 | | CLK | DMAC |
| 0008 2094h | DMAC2 | DMAアドレスモードレジスタ | DMAMD | 16 | 16 | | CLK | DMAC |
| 008 209Ch | DMAC2 | DMA転送許可レジスタ | DMCNT | 8 | 8 | | CLK | DMAC |
| 008 209Dh | DMAC2 | DMAソフトウェア起動レジスタ | DMREQ | 8 | 8 | | CLK | DMAC |
| 0008 209Eh | DMAC2 | DMAステータスレジスタ | DMSTS | 8 | 8 | 210 | CLK | DMAC |

表 4.1 I/O レジスタアドレス一覧 (3 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | 教 | アクセス | アクセス・ | 1 | 関連機能 |
|--------------------------|---------|--------------------|------------|---------|------|--------------|--|---------|
| 7100 | シンボル | | シンボル | ہر پ | サイズ | ICLK≧PCLKの場合 | ICLK <pclkの場合< th=""><th> 大 左 从 </th></pclkの場合<> | 大 左 从 |
| 008 209Fh | DMAC2 | DMA起動要因フラグ制御レジスタ | DMCSL | 8 | 8 | 210 | CLK | DMAC |
| 008 20C0h | DMAC3 | DMA転送元アドレスレジスタ | DMSAR | 32 | 32 | 210 | CLK | DMAC |
| 008 20C4h | DMAC3 | DMA転送先アドレスレジスタ | DMDAR | 32 | 32 | 210 | CLK | DMAC |
| 008 20C8h | DMAC3 | DMA転送カウントレジスタ | DMCRA | 32 | 32 | 210 | CLK | DMAC |
| 008 20CCh | DMAC3 | DMA ブロック転送カウントレジスタ | DMCRB | 16 | 16 | 210 | CLK | DMAC |
| 008 20D0h | DMAC3 | DMA転送モードレジスタ | DMTMD | 16 | 16 | 210 | CLK | DMAC |
| 0008 20D3h | DMAC3 | DMA割り込み設定レジスタ | DMINT | 8 | 8 | 210 | CLK | DMAC |
| 008 20D4h | DMAC3 | DMAアドレスモードレジスタ | DMAMD | 16 | 16 | 210 | CLK | DMAC |
| 008 20DCh | DMAC3 | DMA転送許可レジスタ | DMCNT | 8 | 8 | 210 | CLK | DMAC |
| 008 20DDh | DMAC3 | DMAソフトウェア起動レジスタ | DMREQ | 8 | 8 | 210 | CLK | DMAC |
| 008 20DEh | DMAC3 | DMAステータスレジスタ | DMSTS | 8 | 8 | 210 | CLK | DMAC |
| 008 20DFh | DMAC3 | DMA起動要因フラグ制御レジスタ | DMCSL | 8 | 8 | 210 | CLK | DMAC |
| 008 2100h | DMAC4 | DMA転送元アドレスレジスタ | DMSAR | 32 | 32 | 210 | CLK | DMAC |
| 008 2104h | DMAC4 | DMA転送先アドレスレジスタ | DMDAR | 32 | 32 | 210 | CLK | DMAC |
| 008 2108h | DMAC4 | DMA転送カウントレジスタ | DMCRA | 32 | 32 | 210 | CLK | DMAC |
| 008 210Ch | DMAC4 | DMA ブロック転送カウントレジスタ | DMCRB | 16 | 16 | 210 | CLK | DMAC |
| 008 2110h | DMAC4 | DMA転送モードレジスタ | DMTMD | 16 | 16 | 210 | CLK | DMAC |
| 008 2113h | DMAC4 | DMA割り込み設定レジスタ | DMINT | 8 | 8 | 210 | CLK | DMAC |
| 008 2114h | DMAC4 | DMAアドレスモードレジスタ | DMAMD | 16 | 16 | 210 | CLK | DMAC |
| 008 211Ch | DMAC4 | DMA転送許可レジスタ | DMCNT | 8 | 8 | 210 | CLK | DMAC |
| 008 211Dh | DMAC4 | DMA ソフトウェア起動レジスタ | DMREQ | 8 | 8 | 210 | CLK | DMAC |
| 008 211Eh | DMAC4 | DMAステータスレジスタ | DMSTS | 8 | 8 | 210 | CLK | DMAC |
| 008 211Fh | DMAC4 | DMA起動要因フラグ制御レジスタ | DMCSL | 8 | 8 | 210 | CLK | DMAC |
| 008 2140h | DMAC5 | DMA 転送元アドレスレジスタ | DMSAR | 32 | 32 | 210 | CLK | DMAC |
| 0008 2144h | DMAC5 | DMA転送先アドレスレジスタ | DMDAR | 32 | 32 | 210 | CLK | DMAC |
| 0008 2148h | DMAC5 | DMA 転送カウントレジスタ | DMCRA | 32 | 32 | 210 | CLK | DMAC |
| 0008 214Ch | DMAC5 | DMA ブロック転送カウントレジスタ | DMCRB | 16 | 16 | 210 | CLK | DMAC |
| 0008 2150h | DMAC5 | DMA 転送モードレジスタ | DMTMD | 16 | 16 | 210 | CLK | DMAC |
| 0008 2153h | DMAC5 | DMA割り込み設定レジスタ | DMINT | 8 | 8 | 210 | CLK | DMAC |
| 008 2154h | DMAC5 | DMAアドレスモードレジスタ | DMAMD | 16 | 16 | 210 | CLK | DMAC |
| 0008 215Ch | DMAC5 | DMA 転送許可レジスタ | DMCNT | 8 | 8 | 210 | CLK | DMAC |
| 0008 215Dh | DMAC5 | DMAソフトウェア起動レジスタ | DMREQ | 8 | 8 | 210 | CLK | DMAC |
| 0008 215Eh | DMAC5 | DMAステータスレジスタ | DMSTS | 8 | 8 | 210 | CLK | DMAC |
| 0008 215Fh | DMAC5 | DMA起動要因フラグ制御レジスタ | DMCSL | 8 | 8 | 210 | CLK | DMAC |
| 0008 2180h | DMAC6 | DMA転送元アドレスレジスタ | DMSAR | 32 | 32 | 210 | CLK | DMAC |
| 0008 2184h | DMAC6 | DMA転送先アドレスレジスタ | DMDAR | 32 | 32 | 210 | CLK | DMAC |
| 008 2188h | DMAC6 | DMA転送カウントレジスタ | DMCRA | 32 | 32 | | CLK | DMAC |
| 008 218Ch | DMAC6 | DMA ブロック転送カウントレジスタ | DMCRB | 16 | 16 | | CLK | DMAC |
| 008 2190h | DMAC6 | DMA転送モードレジスタ | DMTMD | 16 | 16 | | CLK | DMAC |
| 008 2193h | DMAC6 | DMA割り込み設定レジスタ | DMINT | 8 | 8 | ! | CLK | DMAC |
| 008 2194h | DMAC6 | DMAアドレスモードレジスタ | DMAMD | 16 | 16 | | CLK | DMAC |
| 008 219Ch | DMAC6 | DMA転送許可レジスタ | DMCNT | 8 | 8 | | CLK | DMAC |
| 008 219Dh | DMAC6 | DMAソフトウェア起動レジスタ | DMREQ | 8 | 8 | | CLK | DMAC |
| 008 219Eh | DMAC6 | DMAステータスレジスタ | DMSTS | 8 | 8 | | CLK | DMAC |
| 008 219Fh | DMAC6 | DMA起動要因フラグ制御レジスタ | DMCSL | 8 | 8 | | CLK | DMAC |
| 008 21C0h | DMAC7 | DMA転送元アドレスレジスタ | DMSAR | 32 | 32 | | CLK | DMAC |
| 008 21C4h | DMAC7 | DMA転送先アドレスレジスタ | DMDAR | 32 | 32 | | CLK | DMAC |
| 008 21C8h | DMAC7 | DMA転送カウントレジスタ | DMCRA | 32 | 32 | ! | CLK | DMAC |
| 0008 21CCh | DMAC7 | | DMCRB | 16 | 16 | | CLK | DMAC |
| 0008 21CCn 0008 21D0h | DMAC7 | DMA ブロック転送カウントレジスタ | DMTMD | 16 | 16 | ! | CLK | DMAC |
| 000 Z IDUII | DIVIACI | DMA転送モードレジスタ | טואו דואוט | 10 | 10 | 210 | ZLIN | DIVIAC |

表4.1 I/O レジスタアドレス一覧 (4 / 54)

| | モジュール | | レジスタ | を数 | アクセス | アクセス・ | サイクル数 | |
|------------|----------------|---|------------------|---------|----------|------------------|-------------------------------|----------------|
| アドレス | シンボル | レジスタ名 | シンボル | لي ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場 合</pclkの場 | 関連機能 |
| 0008 21D4h | DMAC7 | DMAアドレスモードレジスタ | DMAMD | 16 | 16 | 210 | CLK | DMAC |
| 008 21DCh | DMAC7 | DMA転送許可レジスタ | DMCNT | 8 | 8 | 210 | CLK | DMAC |
| 008 21DDh | DMAC7 | DMA ソフトウェア起動レジスタ | DMREQ | 8 | 8 | 210 | CLK | DMAC |
| 008 21DEh | DMAC7 | DMAステータスレジスタ | DMSTS | 8 | 8 | 210 | CLK | DMAC |
| 008 21DFh | DMAC7 | DMA起動要因フラグ制御レジスタ | DMCSL | 8 | 8 | 210 | CLK | DMAC |
| 0008 2200h | DMAC | DMA モジュール起動レジスタ | DMAST | 8 | 8 | 210 | CLK | DMAC |
| 0008 2204h | DMAC | DMAC74割り込みステータスモニタレジスタ | DMIST | 8 | 8 | 210 | CLK | DMAC |
| 0008 2400h | DTC | DTCコントロールレジスタ | DTCCR | 8 | 8 | 210 | CLK | DTCa |
| 0008 2404h | DTC | DTCベクタベースレジスタ | DTCVBR | 32 | 32 | 210 | CLK | DTCa |
| 0008 2408h | DTC | DTCアドレスモードレジスタ | DTCADMOD | 8 | 8 | 210 | CLK | DTCa |
| 0008 240Ch | DTC | DTCモジュール起動レジスタ | DTCST | 8 | 8 | 210 | CLK | DTCa |
| 0008 240Eh | DTC | DTCステータスレジスタ | DTCSTS | 16 | 16 | 210 | CLK | DTCa |
| 008 2800h | EXDMAC0 | EXDMA転送元アドレスレジスタ | EDMSAR | 32 | 32 | 1~2 | BCLK | EXDMA |
| 008 2804h | EXDMAC0 | EXDMA転送先アドレスレジスタ | EDMDAR | 32 | 32 | 1~2 | BCLK | EXDMA |
| 008 2808h | EXDMAC0 | EXDMA転送カウントレジスタ | EDMCRA | 32 | 32 | 1~2 | BCLK | EXDMA |
| 008 280Ch | EXDMAC0 | EXDMA ブロック転送カウントレジスタ | EDMCRB | 16 | 16 | 1~2 | BCLK | EXDMA |
| 008 2810h | EXDMAC0 | EXDMA転送モードレジスタ | EDMTMD | 16 | 16 | 1~2 | BCLK | EXDMA |
| 008 2812h | EXDMAC0 | EXDMA出力設定レジスタ | EDMOMD | 8 | 8 | 1~2 | BCLK | EXDMA |
| 008 2813h | EXDMAC0 | EXDMA割り込み設定レジスタ | EDMINT | 8 | 8 | 1~2 | BCLK | EXDMA |
| 008 2814h | EXDMAC0 | EXDMAアドレスモードレジスタ | EDMAMD | 32 | 32 | 1~2 | BCLK | EXDMA |
| 008 2818h | EXDMAC0 | EXDMAオフセットレジスタ | EDMOFR | 32 | 32 | | BCLK | EXDMA |
| 008 281Ch | EXDMAC0 | EXDMA転送許可レジスタ | EDMCNT | 8 | 8 | | BCLK | EXDMA |
| 008 281Dh | EXDMAC0 | EXDMAソフトウェア起動レジスタ | EDMREQ | 8 | 8 | 1~2 | BCLK | EXDMA |
| 0008 281Eh | EXDMAC0 | EXDMAステータスレジスタ | EDMSTS | 8 | 8 | | BCLK | EXDMA |
| 0008 2820h | EXDMAC0 | EXDMA外部要求センスモードレジスタ | EDMRMD | 8 | 8 | | BCLK | EXDMA |
| 0008 2821h | EXDMAC0 | EXDMA外部要求フラグレジスタ | EDMERF | 8 | 8 | | BCLK | EXDMA |
| 0008 2822h | EXDMAC0 | EXDMA周辺要求フラグレジスタ | EDMPRF | 8 | 8 | | BCLK | EXDMA |
| 0008 2840h | EXDMAC1 | EXDMA転送元アドレスレジスタ | EDMSAR | 32 | 32 | | BCLK | EXDMA |
| 008 2844h | EXDMAC1 | EXDMA転送先アドレスレジスタ | EDMDAR | 32 | 32 | | BCLK | EXDMA |
| 008 2848h | EXDMAC1 | EXDMA転送カウントレジスタ | EDMCRA | 32 | 32 | | BCLK | EXDMA |
| 008 284Ch | EXDMAC1 | EXDMA ブロック転送カウントレジスタ | EDMCRB | 16 | 16 | | BCLK | EXDMA |
| 008 2850h | EXDMAC1 | EXDMA転送モードレジスタ | EDMTMD | 16 | 16 | | BCLK | EXDMA |
| 008 2852h | EXDMAC1 | EXDMA出力設定レジスタ | EDMOMD | 8 | 8 | | BCLK | EXDMA |
| 0008 2853h | EXDMAC1 | EXDMA割り込み設定レジスタ | EDMINT | 8 | 8 | | BCLK | EXDMA |
| 008 2854h | EXDMAC1 | EXDMAアドレスモードレジスタ | EDMAMD | 32 | 32 | | BCLK | EXDMA |
| 008 285Ch | EXDMAC1 | EXDMA転送許可レジスタ | EDMCNT | 8 | 8 | | BCLK | EXDMA |
| 008 285Dh | EXDMAC1 | EXDMAソフトウェア起動レジスタ | EDMREQ | 8 | 8 | | BCLK | EXDMA |
| 008 285Eh | EXDMAC1 | EXDMA ステータスレジスタ | EDMSTS | 8 | 8 | | BCLK | EXDMA |
| 008 2860h | EXDMAC1 | EXDMA外部要求センスモードレジスタ | EDMRMD | 8 | 8 | | BCLK | EXDMA |
| 008 2861h | EXDMAC1 | EXDMA外部要求センスモートレシスタ | EDMERF | 8 | 8 | | BCLK | EXDMA |
| 008 2862h | EXDMAC1 | EXDMA外部要求フラグレジスタ | EDMPRF | 8 | 8 | | BCLK | EXDMA |
| 008 2A00h | EXDMAC | EXDMA同辺安水フラグレジスタ | EDMAST | 8 | 8 | | BCLK | EXDMA |
| 008 2BE0h | EXDMAC | | CLSBR0 | 32 | 32 | | | EXDMA |
| 008 2BE4h | EXDMAC | クラスタバッファレジスタ0 | CLSBR0 CLSBR1 | 32 | 32 | | BCLK | EXDMA |
| 008 2BE8h | EXDMAC | クラスタバッファレジスタ1 | CLSBR1 | 32 | 32 | | BCLK | EXDMA |
| | - | クラスタバッファレジスタ2 | | | | | BCLK | |
| 008 2BECh | EXDMAC | クラスタバッファレジスタ3 | CLSBR3 | 32 | 32 | | BCLK | EXDMA |
| 000 00505 | EXDMAC | クラスタバッファレジスタ4 | CLSBR4 CLSBR5 | 32 | 32 | | BCLK | EXDMA |
| 0008 2BF0h | EVENANO | | III SKKS | 32 | 32 | 1~2 | BUT K | EXDMA |
| 008 2BF4h | EXDMAC | クラスタバッファレジスタ5 | + | | 22 | | | |
| | EXDMAC EXDMAC | クラスタバッファレンスタ6 クラスタバッファレジスタ6 クラスタバッファレジスタ7 | CLSBR6 CLSBR7 | 32 | 32 32 | 1~2 | BCLK BCLK | EXDMA EXDMA |

表 4.1 I/O レジスタアドレス一覧 (5 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | を数 | アクセス | | ナイクル数 | 関連機能 |
|------------|-------|----------------------|---------|---------|------|--------------|---|------|
| 7 1 0 0 | シンボル | 02/24 | シンボル | ہہ پ | サイズ | ICLK≧PCLKの場合 | ICLK <pclkの場合< th=""><th> 天 </th></pclkの場合<> | 天 |
| 008 3004h | BSC | CS0ウェイト制御レジスタ1 | CS0WCR1 | 32 | 32 | 1~2 | BCLK | バス |
| 008 3008h | BSC | CSOウェイト制御レジスタ2 | CS0WCR2 | 32 | 32 | 1~2 | BCLK | バス |
| 008 3012h | BSC | CS1モードレジスタ | CS1MOD | 16 | 16 | 1~2 | BCLK | バス |
| 008 3014h | BSC | CS1ウェイト制御レジスタ1 | CS1WCR1 | 32 | 32 | 1~2 | BCLK | バス |
| 0008 3018h | BSC | CS1ウェイト制御レジスタ2 | CS1WCR2 | 32 | 32 | 1~2 | BCLK | バス |
| 0008 3022h | BSC | CS2モードレジスタ | CS2MOD | 16 | 16 | 1~2 | BCLK | バス |
| 0008 3024h | BSC | CS2ウェイト制御レジスタ1 | CS2WCR1 | 32 | 32 | 1~2 | BCLK | バス |
| 0008 3028h | BSC | CS2ウェイト制御レジスタ2 | CS2WCR2 | 32 | 32 | 1~2 | BCLK | バス |
| 0008 3032h | BSC | CS3モードレジスタ | CS3MOD | 16 | 16 | 1~2 | BCLK | バス |
| 0008 3034h | BSC | CS3ウェイト制御レジスタ1 | CS3WCR1 | 32 | 32 | 1~2 | BCLK | バス |
| 0008 3038h | BSC | CS3ウェイト制御レジスタ2 | CS3WCR2 | 32 | 32 | 1~2 | BCLK | バス |
| 0008 3042h | BSC | CS4モードレジスタ | CS4MOD | 16 | 16 | 1~2 | BCLK | バス |
| 008 3044h | BSC | CS4ウェイト制御レジスタ1 | CS4WCR1 | 32 | 32 | 1~2 | BCLK | バス |
| 008 3048h | BSC | CS4ウェイト制御レジスタ2 | CS4WCR2 | 32 | 32 | 1~2 | BCLK | バス |
| 008 3052h | BSC | CS5モードレジスタ | CS5MOD | 16 | 16 | 1~2 | BCLK | バス |
| 0008 3054h | BSC | CS5ウェイト制御レジスタ1 | CS5WCR1 | 32 | 32 | 1~2 | BCLK | バス |
| 0008 3058h | BSC | CS5ウェイト制御レジスタ2 | CS5WCR2 | 32 | 32 | 1~2 | BCLK | バス |
| 008 3062h | BSC | CS6モードレジスタ | CS6MOD | 16 | 16 | 1~2 | BCLK | バス |
| 008 3064h | BSC | CS6ウェイト制御レジスタ1 | CS6WCR1 | 32 | 32 | 1~2 | BCLK | バス |
| 0008 3068h | BSC | CS6ウェイト制御レジスタ2 | CS6WCR2 | 32 | 32 | 1~2 | BCLK | バス |
| 0008 3072h | BSC | CS7モードレジスタ | CS7MOD | 16 | 16 | 1~2 | BCLK | バス |
| 008 3074h | BSC | CS7ウェイト制御レジスタ1 | CS7WCR1 | 32 | 32 | 1~2 | BCLK | バス |
| 008 3078h | BSC | CS7ウェイト制御レジスタ2 | CS7WCR2 | 32 | 32 | 1~2 | BCLK | バス |
| 0008 3802h | BSC | CS0制御レジスタ | CS0CR | 16 | 16 | 1~2 | BCLK | バス |
| 0008 380Ah | BSC | CS0リカバリサイクル設定レジスタ | CS0REC | 16 | 16 | 1~2 | BCLK | バス |
| 0008 3812h | BSC | CS1制御レジスタ | CS1CR | 16 | 16 | 1~2 | BCLK | バス |
| 0008 381Ah | BSC | CS1リカバリサイクル設定レジスタ | CS1REC | 16 | 16 | 1~2 | BCLK | バス |
| 0008 3822h | BSC | CS2制御レジスタ | CS2CR | 16 | 16 | 1~2 | BCLK | バス |
| 0008 382Ah | BSC | CS2リカバリサイクル設定レジスタ | CS2REC | 16 | 16 | 1~2 | BCLK | バス |
| 0008 3832h | BSC | CS3制御レジスタ | CS3CR | 16 | 16 | 1~2 | BCLK | バス |
| 0008 383Ah | BSC | CS3リカバリサイクル設定レジスタ | CS3REC | 16 | 16 | 1~2 | BCLK | バス |
| 0008 3842h | BSC | CS4制御レジスタ | CS4CR | 16 | 16 | 1~2 | BCLK | バス |
| 0008 384Ah | BSC | CS4リカバリサイクル設定レジスタ | CS4REC | 16 | 16 | 1~2 | BCLK | バス |
| 0008 3852h | BSC | CS5制御レジスタ | CS5CR | 16 | 16 | | BCLK | バス |
| 0008 385Ah | BSC | CS5リカバリサイクル設定レジスタ | CS5REC | 16 | 16 | 1~2 | BCLK | バス |
| 0008 3862h | BSC | CS6制御レジスタ | CS6CR | 16 | 16 | | BCLK | バス |
| 008 386Ah | BSC | CS6リカバリサイクル設定レジスタ | CS6REC | 16 | 16 | | BCLK | バス |
| 0008 3872h | BSC | CS7制御レジスタ | CS7CR | 16 | 16 | | BCLK | バス |
| 008 387Ah | BSC | CS7リカバリサイクル設定レジスタ | CS7REC | 16 | 16 | | BCLK | バス |
| 008 3880h | BSC | CSリカバリサイクル挿入許可レジスタ | CSRECEN | 16 | 16 | | BCLK | バス |
| 008 3C00h | BSC | SDC制御レジスタ | SDCCR | 8 | 8 | | BCLK | バス |
| 008 3C01h | BSC | SDCモードレジスタ | SDCMOD | 8 | 8 | | BCLK | バス |
| 008 3C02h | BSC | SDRAMアクセスモードレジスタ | SDAMOD | 8 | 8 | | BCLK | バス |
| 008 3C10h | BSC | SDRAMセルフリフレッシュ制御レジスタ | SDSELF | 8 | 8 | | BCLK | バス |
| 008 3C14h | BSC | SDRAMリフレッシュ制御レジスタ | SDRFCR | 16 | 16 | | BCLK | バス |
| 008 3C16h | BSC | SDRAMオートリフレッシュ制御レジスタ | SDRFEN | 8 | 8 | | BCLK | バス |
| 008 3C20h | BSC | SDRAM初期化シーケンス制御レジスタ | SDICR | 8 | 8 | | BCLK | バス |
| 008 3C24h | BSC | SDRAM初期化レジスタ | SDIR | 16 | 16 | | BCLK | バス |
| 0008 3C40h | BSC | SDRAMアドレスレジスタ | SDADR | 8 | 8 | | BCLK | バス |
| 0008 3C44h | BSC | SDRAMタイミングレジスタ | SDTR | 32 | 32 | | BCLK | バス |
| 0008 3C48h | BSC | SDRAMサイミングレンスタ | SDMOD | 16 | 16 | | BCLK | バス |

表 4.1 I/O レジスタアドレス一覧 (6 / 54)

| 7 1 - | モジュール | 1 27 - 4 4 | レジスタ | を数 | アクセス | | サイクル数 | 自日 / p= 14/4 / |
|----------------------------|-------|-------------------------------|------------------|--------|------|------------------|---|----------------|
| アドレス | シンボル | レジスタ名 - - | シンボル | Д У | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 0008 3C50h | BSC | SDRAMステータスレジスタ | SDSR | 8 | 8 | 1~2 | BCLK | バス |
| 008 6400h | MPU | 領域0開始ページ番号レジスタ | RSPAGE0 | 32 | 32 | 110 | CLK | MPU |
| 008 6404h | MPU | 領域0終了ページ番号レジスタ | REPAGE0 | 32 | 32 | 110 | CLK | MPU |
| 0008 6408h | MPU | 領域1開始ページ番号レジスタ | RSPAGE1 | 32 | 32 | 110 | CLK | MPU |
| 0008 640Ch | MPU | 領域1終了ページ番号レジスタ | REPAGE1 | 32 | 32 | 110 | CLK | MPU |
| 0008 6410h | MPU | 領域2開始ページ番号レジスタ | RSPAGE2 | 32 | 32 | 110 | CLK | MPU |
| 0008 6414h | MPU | 領域2終了ページ番号レジスタ | REPAGE2 | 32 | 32 | 110 | CLK | MPU |
| 0008 6418h | MPU | 領域3開始ページ番号レジスタ | RSPAGE3 | 32 | 32 | 110 | CLK | MPU |
| 0008 641Ch | MPU | 領域3終了ページ番号レジスタ | REPAGE3 | 32 | 32 | 110 | CLK | MPU |
| 0008 6420h | MPU | 領域4開始ページ番号レジスタ | RSPAGE4 | 32 | 32 | 110 | CLK | MPU |
| 0008 6424h | MPU | 領域4終了ページ番号レジスタ | REPAGE4 | 32 | 32 | 110 | CLK | MPU |
| 0008 6428h | MPU | 領域5開始ページ番号レジスタ | RSPAGE5 | 32 | 32 | 110 | CLK | MPU |
| 0008 642Ch | MPU | 領域5終了ページ番号レジスタ | REPAGE5 | 32 | 32 | 110 | CLK | MPU |
| 0008 6430h | MPU | 領域6開始ページ番号レジスタ | RSPAGE6 | 32 | 32 | 110 | CLK | MPU |
| 0008 6434h | MPU | 領域6終了ページ番号レジスタ | REPAGE6 | 32 | 32 | 110 | CLK | MPU |
| 0008 6438h | MPU | 領域7開始ページ番号レジスタ | RSPAGE7 | 32 | 32 | 110 | CLK | MPU |
| 0008 643Ch | MPU | 領域7終了ページ番号レジスタ | REPAGE7 | 32 | 32 | 110 | CLK | MPU |
| 0008 6500h | MPU | メモリプロテクション機能有効化レジスタ | MPEN | 32 | 32 | 110 | CLK | MPU |
| 0008 6504h | MPU | バックグラウンドアクセス制御レジスタ | MPBAC | 32 | 32 | 110 | CLK | MPU |
| 0008 6508h | MPU | メモリプロテクションエラーステータスクリア レジスタ | MPECLR | 32 | 32 | 110 | CLK | MPU |
| 0008 650Ch | MPU | メモリプロテクションエラーステータスレジス タ | MPESTS | 32 | 32 | 110 | CLK | MPU |
| 0008 6514h | MPU | データメモリプロテクションエラーアドレスレ ジスタ | MPDEA | 32 | 32 | 110 | CLK | MPU |
| 0008 6520h | MPU | 領域サーチアドレスレジスタ | MPSA | 32 | 32 | 110 | CLK | MPU |
| 0008 6524h | MPU | 領域サーチオペレーションレジスタ | MPOPS | 16 | 16 | 110 | CLK | MPU |
| 0008 6526h | MPU | 領域インバリデートオペレーションレジスタ | MPOPI | 16 | 16 | 110 | CLK | MPU |
| 0008 6528h | MPU | 命令ヒット領域レジスタ | MHITI | 32 | 32 | 110 | CLK | MPU |
| 0008 652Ch | MPU | データヒット領域レジスタ | MHITD | 32 | 32 | 110 | CLK | MPU |
| 0008 7010h~ 0008 70FFh | ICU | 割り込み要求レジスタ 016~255 | IR016~255 | 8 | 8 | 210 | CLK | ICUA |
| 0008 711Ah ~ 0008 71FFh | ICU | DTC 起動許可レジスタ 026~255 | DTCER026~ 255 | 8 | 8 | 210 | CLK | ICUA |
| 0008 7202h ~ 0008 721Fh | ICU | 割り込み要求許可レジスタ 02~1F | IER02∼1F | 8 | 8 | 210 | CLK | ICUA |
| 0008 72E0h | ICU | ソフトウェア割り込み起動レジスタ | SWINTR | 8 | 8 | 210 | CLK | ICUA |
| 0008 72E1h | ICU | ソフトウェア割り込み2起動レジスタ | SWINT2R | 8 | 8 | 210 | CLK | ICUA |
| 0008 72F0h | ICU | 高速割り込み設定レジスタ | FIR | 16 | 16 | 210 | CLK | ICUA |
| 0008 7300h ~ 0008 73FFh | ICU | 割り込み要因プライオリティレジスタ 000~ 255 | IPR000 ~ 255 | 8 | 8 | 210 | CLK | ICUA |
| 0008 7400h | ICU | DMAC 起動要因選択レジスタ 0 | DMRSR0 | 8 | 8 | 210 | CLK | ICUA |
| 0008 7404h | ICU | DMAC 起動要因選択レジスタ1 | DMRSR1 | 8 | 8 | 210 | CLK | ICUA |
| 0008 7408h | ICU | DMAC 起動要因選択レジスタ2 | DMRSR2 | 8 | 8 | 210 | CLK | ICUA |
| 0008 740Ch | ICU | DMAC 起動要因選択レジスタ3 | DMRSR3 | 8 | 8 | 210 | CLK | ICUA |
| 008 7410h | ICU | DMAC 起動要因選択レジスタ4 | DMRSR4 | 8 | 8 | 210 | CLK | ICUA |
| 008 7414h | ICU | DMAC 起動要因選択レジスタ5 | DMRSR5 | 8 | 8 | 210 | CLK | ICUA |
| 008 7418h | ICU | DMAC 起動要因選択レジスタ 6 | DMRSR6 | 8 | 8 | 210 | CLK | ICUA |
| 008 741Ch | ICU | DMAC 起動要因選択レジスタ7 | DMRSR7 | 8 | 8 | 210 | CLK | ICUA |
| 0008 7500h ~ 0008 750Fh | ICU | IRQ コントロールレジスタ 0~15 | IRQCR0 ~ 15 | 8 | 8 | 210 | CLK | ICUA |
| 008 7520h | ICU | IRQ端子デジタルフィルタ許可レジスタ 0 | IRQFLTE0 | 8 | 8 | 210 | CLK | ICUA |
| 0008 7521h | ICU | IRQ端子デジタルフィルタ許可レジスタ1 | IRQFLTE1 | 8 | 8 | 210 | CLK | ICUA |
| 0008 7528h | ICU | IRQ端子デジタルフィルタ設定レジスタ 0 | IRQFLTC0 | 16 | 16 | 210 | CLK | ICUA |
| 0008 752Ah | ICU | IRQ端子デジタルフィルタ設定レジスタ1 | IRQFLTC1 | 16 | 16 | 210 | CLK | ICUA |

表 4.1 I/O レジスタアドレス一覧 (7 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | を数 | アクセス | | ナイクル数 | 関連機能 |
|------------|-------|--|-----------|---------|------|------------------|---|------|
| 7 7 7 7 | シンボル | DDA34 | シンボル | ہر ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th> 判 建</th></pclkの場合<> | 判 建 |
| 008 7580h | ICU | ノンマスカブル割り込みステータスレジスタ | NMISR | 8 | 8 | 210 | CLK | ICUA |
| 008 7581h | ICU | ノンマスカブル割り込み許可レジスタ | NMIER | 8 | 8 | 210 | CLK | ICUA |
| 008 7582h | ICU | ノンマスカブル割り込みステータスクリアレジ スタ | NMICLR | 8 | 8 | 210 | CLK | ICUA |
| 008 7583h | ICU | NMI 端子割り込みコントロールレジスタ | NMICR | 8 | 8 | 210 | CLK | ICUA |
| 008 7590h | ICU | NMI端子デジタルフィルタ許可レジスタ | NMIFLTE | 8 | 8 | 210 | CLK | ICUA |
| 008 7594h | ICU | NMI端子デジタルフィルタ設定レジスタ | NMIFLTC | 8 | 8 | 210 | CLK | ICUA |
| 008 7600h | ICU | グループBEO 割り込み要求レジスタ | GRPBE0 | 32 | 32 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7630h | ICU | グループBLO 割り込み要求レジスタ | GRPBL0 | 32 | 32 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7634h | ICU | グループBL1 割り込み要求レジスタ | GRPBL1 | 32 | 32 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7640h | ICU | グループBEO 割り込み要求許可レジスタ | GENBE0 | 32 | 32 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7670h | ICU | グループBLO 割り込み要求許可レジスタ | GENBL0 | 32 | 32 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7674h | ICU | グループBL1 割り込み要求許可レジスタ | GENBL1 | 32 | 32 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7680h | ICU | グループBEO 割り込みクリアレジスタ | GCRBE0 | 32 | 32 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7700h | ICU | 選択型割り込みB要求レジスタ0 | PIBR0 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7701h | ICU | 選択型割り込みB要求レジスタ1 | PIBR1 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7702h | ICU | 選択型割り込みB要求レジスタ2 | PIBR2 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7703h | ICU | 選択型割り込みB要求レジスタ3 | PIBR3 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7704h | ICU | 選択型割り込みB要求レジスタ4 | PIBR4 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7705h | ICU | 選択型割り込みB要求レジスタ5 | PIBR5 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7706h | ICU | 選択型割り込みB要求レジスタ6 | PIBR6 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7707h | ICU | 選択型割り込みB要求レジスタ7 | PIBR7 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7708h | ICU | 選択型割り込みB要求レジスタ8 | PIBR8 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7709h | ICU | 選択型割り込みB要求レジスタ9 | PIBR9 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 770Ah | ICU | 選択型割り込みB要求レジスタA | PIBRA | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 0008 7780h | ICU | 選択型割り込みB選択レジスタ128 | SLIBXR128 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 0008 7781h | ICU | 選択型割り込みB選択レジスタ129 | SLIBXR129 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 0008 7782h | ICU | 選択型割り込みB選択レジスタ130 | SLIBXR130 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 0008 7783h | ICU | 選択型割り込みB選択レジスタ131 | SLIBXR131 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7784h | ICU | 選択型割り込みB選択レジスタ132 | SLIBXR132 | 8 | 8 | 2ICLK ~ 1PCLKB | 2ICLK | ICUA |
| 008 7785h | ICU | 選択型割り込みB選択レジスタ133 | SLIBXR133 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 0008 7786h | ICU | | SLIBXR134 | 8 | 8 | | 2ICLK | ICUA |
| 0008 7787h | ICU | 選択型割り込み B 選択レジスタ 134 選択型割り込み B 選択レジスタ 135 | SLIBXR135 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| | ICU | | | 8 | 8 | | 2ICLK | |
| 0008 7788h | - | 選択型割り込みB選択レジスタ136 | SLIBXR136 | | | 2ICLK~1PCLKB | | ICUA |
| 0008 7789h | ICU | 選択型割り込みB選択レジスタ137 | SLIBXR137 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 0008 778Ah | ICU | 選択型割り込みB選択レジスタ138 | SLIBXR138 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 778Bh | ICU | 選択型割り込みB選択レジスタ139 | SLIBXR139 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 778Ch | ICU | 選択型割り込みB選択レジスタ140 | SLIBXR140 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 778Dh | ICU | 選択型割り込みB選択レジスタ141 | SLIBXR141 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 0008 778Eh | ICU | 選択型割り込みB選択レジスタ142 | SLIBXR142 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 778Fh | ICU | 選択型割り込みB選択レジスタ143 | SLIBXR143 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7790h | ICU | 選択型割り込みB選択レジスタ144 | SLIBR144 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7791h | ICU | 選択型割り込みB選択レジスタ145 | SLIBR145 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7792h | ICU | 選択型割り込みB選択レジスタ146 | SLIBR146 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7793h | ICU | 選択型割り込みB選択レジスタ147 | SLIBR147 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7794h | ICU | 選択型割り込みB選択レジスタ148 | SLIBR148 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7795h | ICU | 選択型割り込みB選択レジスタ149 | SLIBR149 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7796h | ICU | 選択型割り込みB選択レジスタ150 | SLIBR150 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7797h | ICU | 選択型割り込みB選択レジスタ151 | SLIBR151 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7798h | ICU | 選択型割り込みB選択レジスタ152 | SLIBR152 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7799h | ICU | 選択型割り込みB選択レジスタ153 | SLIBR153 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 779Ah | ICU | 選択型割り込みB選択レジスタ154 | SLIBR154 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |

表 4.1 I/O レジスタアドレス一覧 (8 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ット数 | アクセス | ICLK≧PCLKの場 | ナイクル数 ICLK <pclkの場< th=""><th>関連機能</th></pclkの場<> | 関連機能 |
|-----------|-------|--------------------|----------|------------------|------|----------------|--|---------------|
| ,,,,,, | シンボル | 2,7,7,1 | シンボル | <i>ا</i> ر د. | サイズ | ICLK ≧ PCLKの場合 | ICLK < PCLKの場 合 | 12122 122 112 |
| 008 779Bh | ICU | 選択型割り込みB選択レジスタ155 | SLIBR155 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 779Ch | ICU | 選択型割り込みB選択レジスタ156 | SLIBR156 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 779Dh | ICU | 選択型割り込みB選択レジスタ157 | SLIBR157 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 779Eh | ICU | 選択型割り込みB選択レジスタ158 | SLIBR158 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 779Fh | ICU | 選択型割り込みB選択レジスタ159 | SLIBR159 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77A0h | ICU | 選択型割り込みB選択レジスタ160 | SLIBR160 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77A1h | ICU | 選択型割り込みB選択レジスタ161 | SLIBR161 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77A2h | ICU | 選択型割り込みB選択レジスタ162 | SLIBR162 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77A3h | ICU | 選択型割り込みB選択レジスタ163 | SLIBR163 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77A4h | ICU | 選択型割り込みB選択レジスタ164 | SLIBR164 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77A5h | ICU | 選択型割り込みB選択レジスタ165 | SLIBR165 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77A6h | ICU | 選択型割り込みB選択レジスタ166 | SLIBR166 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77A7h | ICU | 選択型割り込みB選択レジスタ167 | SLIBR167 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77A8h | ICU | 選択型割り込みB選択レジスタ168 | SLIBR168 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77A9h | ICU | 選択型割り込みB選択レジスタ169 | SLIBR169 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77AAh | ICU | 選択型割り込みB選択レジスタ170 | SLIBR170 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77ABh | ICU | 選択型割り込みB選択レジスタ 171 | SLIBR171 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77ACh | ICU | 選択型割り込みB選択レジスタ172 | SLIBR172 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77ADh | ICU | 選択型割り込みB選択レジスタ173 | SLIBR173 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77AEh | ICU | 選択型割り込みB選択レジスタ174 | SLIBR174 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77AFh | ICU | 選択型割り込みB選択レジスタ175 | SLIBR175 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77B0h | ICU | 選択型割り込みB選択レジスタ176 | SLIBR176 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77B1h | ICU | | SLIBR177 | 8 | 8 | | 2ICLK | ICUA |
| 008 77B1h | ICU | 選択型割り込みB選択レジスタ177 | SLIBR178 | 8 | 8 | 2ICLK ~ 1PCLKB | 2ICLK | ICUA |
| | ICU | 選択型割り込みB選択レジスタ178 | | 8 | | 2ICLK~1PCLKB | | |
| 008 77B3h | | 選択型割り込みB選択レジスタ179 | SLIBR179 | | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77B4h | ICU | 選択型割り込みB選択レジスタ180 | SLIBR180 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77B5h | ICU | 選択型割り込みB選択レジスタ181 | SLIBR181 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77B6h | ICU | 選択型割り込みB選択レジスタ182 | SLIBR182 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77B7h | ICU | 選択型割り込みB選択レジスタ183 | SLIBR183 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77B8h | ICU | 選択型割り込みB選択レジスタ184 | SLIBR184 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77B9h | ICU | 選択型割り込みB選択レジスタ185 | SLIBR185 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77BAh | ICU | 選択型割り込みB選択レジスタ186 | SLIBR186 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77BBh | ICU | 選択型割り込みB選択レジスタ187 | SLIBR187 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77BCh | ICU | 選択型割り込みB選択レジスタ188 | SLIBR188 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77BDh | ICU | 選択型割り込みB選択レジスタ189 | SLIBR189 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77BEh | ICU | 選択型割り込みB選択レジスタ190 | SLIBR190 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77BFh | ICU | 選択型割り込みB選択レジスタ191 | SLIBR191 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77C0h | ICU | 選択型割り込みB選択レジスタ192 | SLIBR192 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77C1h | ICU | 選択型割り込みB選択レジスタ193 | SLIBR193 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77C2h | ICU | 選択型割り込みB選択レジスタ194 | SLIBR194 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77C3h | ICU | 選択型割り込みB選択レジスタ195 | SLIBR195 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77C4h | ICU | 選択型割り込みB選択レジスタ196 | SLIBR196 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77C5h | ICU | 選択型割り込みB選択レジスタ197 | SLIBR197 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77C6h | ICU | 選択型割り込みB選択レジスタ198 | SLIBR198 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77C7h | ICU | 選択型割り込みB選択レジスタ199 | SLIBR199 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77C8h | ICU | 選択型割り込みB選択レジスタ200 | SLIBR200 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77C9h | ICU | 選択型割り込みB選択レジスタ201 | SLIBR201 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77CAh | ICU | 選択型割り込みB選択レジスタ202 | SLIBR202 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77CBh | ICU | 選択型割り込みB選択レジスタ203 | SLIBR203 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77CCh | ICU | 選択型割り込みB選択レジスタ204 | SLIBR204 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| | ICU | 選択型割り込みB選択レジスタ204 | SLIBR205 | 8 | 8 | 2ICLK~ IPCLKB | 2ICLK | ICUA |

表 4.1 I/O レジスタアドレス一覧 (9 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | が数 | アクセス | | サイクル数 | 関連機能 |
|------------------------|-------|----------------------|----------|--------|------|---------------|---|------|
| 7100 | シンボル | עאאט | シンボル | ي ٽ | サイズ | ICLK≧PCLKの場合 | ICLK <pclkの場合< th=""><th>为廷城市</th></pclkの場合<> | 为廷城市 |
| 008 77CEh | ICU | 選択型割り込みB選択レジスタ206 | SLIBR206 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 77CFh | ICU | 選択型割り込みB選択レジスタ207 | SLIBR207 | 8 | 8 | 2ICLK~1PCLKB | 2ICLK | ICUA |
| 008 7830h | ICU | グループALO 割り込み要求レジスタ | GRPAL0 | 32 | 32 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7834h | ICU | グループAL1 割り込み要求レジスタ | GRPAL1 | 32 | 32 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7870h | ICU | グループALO 割り込み要求許可レジスタ | GENAL0 | 32 | 32 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7874h | ICU | グループAL1 割り込み要求許可レジスタ | GENAL1 | 32 | 32 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7900h | ICU | 選択型割り込みA要求レジスタ0 | PIAR0 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7901h | ICU | 選択型割り込みA要求レジスタ1 | PIAR1 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7902h | ICU | 選択型割り込みA要求レジスタ2 | PIAR2 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7903h | ICU | 選択型割り込みA要求レジスタ3 | PIAR3 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7904h | ICU | 選択型割り込みA要求レジスタ4 | PIAR4 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7905h | ICU | 選択型割り込みA要求レジスタ5 | PIAR5 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7906h | ICU | 選択型割り込みA要求レジスタ6 | PIAR6 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7907h | ICU | 選択型割り込みA要求レジスタ7 | PIAR7 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7908h | ICU | 選択型割り込みA要求レジスタ8 | PIAR8 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 7909h | ICU | 選択型割り込みA要求レジスタ9 | PIAR9 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 790Ah | ICU | 選択型割り込みA要求レジスタA | PIARA | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 790Bh | ICU | 選択型割り込みA要求レジスタB | PIARB | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79D0h | ICU | 選択型割り込みA選択レジスタ208 | SLIAR208 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79D1h | ICU | 選択型割り込みA選択レジスタ209 | SLIAR209 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79D2h | ICU | 選択型割り込みA選択レジスタ210 | SLIAR210 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79D3h | ICU | 選択型割り込みA選択レジスタ211 | SLIAR211 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79D4h | ICU | 選択型割り込みA選択レジスタ212 | SLIAR212 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79D5h | ICU | 選択型割り込みA選択レジスタ213 | SLIAR213 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79D6h | ICU | 選択型割り込みA選択レジスタ214 | SLIAR214 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79D7h | ICU | 選択型割り込みA選択レジスタ215 | SLIAR215 | 8 | 8 | 2ICLK~ 1PCLKA | 2ICLK | ICUA |
| 008 79D8h | ICU | 選択型割り込みA選択レジスタ216 | SLIAR216 | 8 | 8 | 2ICLK~ 1PCLKA | 2ICLK | ICUA |
| 008 79D9h | ICU | | SLIAR217 | 8 | 8 | | 2ICLK | ICUA |
| | ICU | 選択型割り込みA選択レジスタ217 | | 8 | | 2ICLK~1PCLKA | | |
| 008 79DAh 008 79DBh | ICU | 選択型割り込みA選択レジスタ218 | SLIAR218 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK 2ICLK | ICUA |
| 0008 79DCh | | 選択型割り込みA選択レジスタ219 | SLIAR219 | | | 2ICLK~1PCLKA | _ | ICUA |
| | ICU | 選択型割り込みA選択レジスタ220 | SLIAR220 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79DDh | ICU | 選択型割り込みA選択レジスタ221 | SLIAR221 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79DEh | ICU | 選択型割り込みA選択レジスタ222 | SLIAR222 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79DFh | ICU | 選択型割り込みA選択レジスタ223 | SLIAR223 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79E0h | ICU | 選択型割り込みA選択レジスタ224 | SLIAR224 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79E1h | ICU | 選択型割り込みA選択レジスタ225 | SLIAR225 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79E2h | ICU | 選択型割り込みA選択レジスタ226 | SLIAR226 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79E3h | ICU | 選択型割り込みA選択レジスタ227 | SLIAR227 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79E4h | ICU | 選択型割り込みA選択レジスタ228 | SLIAR228 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79E5h | ICU | 選択型割り込みA選択レジスタ229 | SLIAR229 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79E6h | ICU | 選択型割り込みA選択レジスタ230 | SLIAR230 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79E7h | ICU | 選択型割り込みA選択レジスタ231 | SLIAR231 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79E8h | ICU | 選択型割り込みA選択レジスタ232 | SLIAR232 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79E9h | ICU | 選択型割り込みA選択レジスタ233 | SLIAR233 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79EAh | ICU | 選択型割り込みA選択レジスタ234 | SLIAR234 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79EBh | ICU | 選択型割り込みA選択レジスタ235 | SLIAR235 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79ECh | ICU | 選択型割り込みA選択レジスタ236 | SLIAR236 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79EDh | ICU | 選択型割り込みA選択レジスタ237 | SLIAR237 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79EEh | ICU | 選択型割り込みA選択レジスタ238 | SLIAR238 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79EFh | ICU | 選択型割り込みA選択レジスタ239 | SLIAR239 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79F0h | ICU | 選択型割り込みA選択レジスタ 240 | SLIAR240 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |

表 4.1 I/O レジスタアドレス一覧 (10 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | を数 | アクセス | アクセスサ | | 関連機能 |
|------------|-------|-----------------------|-----------|-----|------|----------------------|--|------------|
| FFDX | シンボル | レンスする | シンボル | ゙゛゚ | サイズ | ICLK≧PCLKの場合 | ICLK <pclkの場合< th=""><th>判理</th></pclkの場合<> | 判 理 |
| 0008 79F1h | ICU | 選択型割り込みA選択レジスタ241 | SLIAR241 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79F2h | ICU | 選択型割り込みA選択レジスタ242 | SLIAR242 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79F3h | ICU | 選択型割り込みA選択レジスタ243 | SLIAR243 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 79F4h | ICU | 選択型割り込みA選択レジスタ244 | SLIAR244 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 008 79F5h | ICU | 選択型割り込みA選択レジスタ245 | SLIAR245 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 79F6h | ICU | 選択型割り込みA選択レジスタ246 | SLIAR246 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 79F7h | ICU | 選択型割り込みA選択レジスタ247 | SLIAR247 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 79F8h | ICU | 選択型割り込みA選択レジスタ248 | SLIAR248 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 79F9h | ICU | 選択型割り込みA選択レジスタ249 | SLIAR249 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 79FAh | ICU | 選択型割り込みA選択レジスタ250 | SLIAR250 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 79FBh | ICU | 選択型割り込みA選択レジスタ251 | SLIAR251 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 79FCh | ICU | 選択型割り込みA選択レジスタ252 | SLIAR252 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 79FDh | ICU | 選択型割り込みA選択レジスタ253 | SLIAR253 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 79FEh | ICU | 選択型割り込みA選択レジスタ254 | SLIAR254 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 79FFh | ICU | 選択型割り込みA選択レジスタ255 | SLIAR255 | 8 | 8 | 2ICLK~1PCLKA | 2ICLK | ICUA |
| 0008 7A00h | ICU | 選択型割り込み選択書き込み保護レジスタ | SLIPRCR | 8 | 8 | 2ICLK~1PCLKA/B | 2ICLK | ICUA |
| 0008 7A01h | ICU | EXDMAC 起動割り込み選択レジスタ | SELEXDR | 8 | 8 | 2ICLK~1PCLKA/B | 2ICLK | ICUA |
| 0008 8000h | CMT | コンペアマッチタイマスタートレジスタ0 | CMSTR0 | 16 | 16 | 2~3PCLKB | 2ICLK | CMT |
| 0008 8002h | CMT0 | コンペアマッチタイマコントロールレジスタ | CMCR | 16 | 16 | 2~3PCLKB | 2ICLK | CMT |
| 0008 8004h | CMT0 | コンペアマッチタイマカウンタ | CMCNT | 16 | 16 | 2~3PCLKB | 2ICLK | CMT |
| 0008 8006h | CMT0 | コンペアマッチタイマコンスタントレジスタ | CMCOR | 16 | 16 | 2~3PCLKB | 2ICLK | CMT |
| 0008 8008h | CMT1 | コンペアマッチタイマコントロールレジスタ | CMCR | 16 | 16 | 2~3PCLKB | 2ICLK | CMT |
| 0008 800Ah | CMT1 | | CMCNT | 16 | 16 | 2~3PCLKB | 2ICLK | CMT |
| 0008 800Ch | CMT1 | コンペアマッチタイマカウンタ | CMCOR | 16 | 16 | + | 2ICLK | CMT |
| 0008 8010h | CMT | コンペアマッチタイマコンスタントレジスタ | CMSTR1 | 16 | 16 | 2~3PCLKB 2~3PCLKB | 2ICLK | CMT |
| 0008 8012h | CMT2 | コンペアマッチタイマスタートレジスタ1 | CMCR | 16 | 16 | | 2ICLK | CMT |
| 0008 8014h | CMT2 | コンペアマッチタイマコントロールレジスタ | CMCNT | 16 | 16 | 2~3PCLKB | 2ICLK | CMT |
| 0008 8014H | | コンペアマッチタイマカウンタ | + | 16 | | 2~3PCLKB | | CMT |
| | CMT2 | コンペアマッチタイマコンスタントレジスタ | CMCOR | | 16 | 2~3PCLKB | 2ICLK | |
| 0008 8018h | CMT3 | コンペアマッチタイマコントロールレジスタ | CMCR | 16 | 16 | 2~3PCLKB | 2ICLK | CMT |
| 0008 801Ah | CMT3 | コンペアマッチタイマカウンタ | CMCNT | 16 | 16 | 2~3PCLKB | 2ICLK | CMT |
| 0008 801Ch | CMT3 | コンペアマッチタイマコンスタントレジスタ | CMCOR | 16 | 16 | 2~3PCLKB | 2ICLK | CMT |
| 0008 8020h | WDT | WDT リフレッシュレジスタ | WDTRR | 8 | 8 | 2~3PCLKB | 2ICLK | WDTA |
| 0008 8022h | WDT | WDTコントロールレジスタ | WDTCR | 16 | 16 | 2~3PCLKB | 2ICLK | WDTA |
| 0008 8024h | WDT | WDTステータスレジスタ | WDTSR | 16 | 16 | 2~3PCLKB | 2ICLK | WDTA |
| 0008 8026h | WDT | WDTリセットコントロールレジスタ | WDTRCR | 8 | 8 | 2~3PCLKB | 2ICLK | WDTA |
| 0008 8030h | IWDT | IWDT リフレッシュレジスタ | IWDTRR | 8 | 8 | 2~3PCLKB | 2ICLK | IWDTa |
| 0008 8032h | IWDT | IWDTコントロールレジスタ | IWDTCR | 16 | 16 | 2~3PCLKB | 2ICLK | IWDTa |
| 0008 8034h | IWDT | IWDTステータスレジスタ | IWDTSR | 16 | 16 | 2~3PCLKB | 2ICLK | IWDTa |
| 0008 8036h | IWDT | IWDTリセットコントロールレジスタ | IWDTRCR | 8 | 8 | 2~3PCLKB | 2ICLK | IWDTa |
| 0008 8038h | IWDT | IWDT カウント停止コントロールレジスタ | IWDTCSTPR | 8 | 8 | 2~3PCLKB | 2ICLK | IWDTa |
| 0008 8040h | DA | D/A データレジスタ 0 | DADR0 | 16 | 16 | 2~3PCLKB | 2ICLK | R12DA |
| 0008 8042h | DA | D/A データレジスタ1 | DADR1 | 16 | 16 | 2~3PCLKB | 2ICLK | R12DA |
| 0008 8044h | DA | D/A 制御レジスタ | DACR | 8 | 8 | 2~3PCLKB | 2ICLK | R12DA |
| 0008 8045h | DA | DADRm フォーマット選択レジスタ | DADPR | 8 | 8 | 2~3PCLKB | 2ICLK | R12DA |
| 0008 8046h | DA | D/A A/D 同期スタート制御レジスタ | DAADSCR | 8 | 8 | 2~3PCLKB | 2ICLK | R12DA |
| 0008 8048h | DA | D/A 出力アンプ制御レジスタ | DAAMPCR | 8 | 8 | 2~3PCLKB | 2ICLK | R12DA |
| 0008 8100h | TPUA | タイマスタートレジスタ | TSTR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 0008 8101h | TPUA | タイマシンクロレジスタ | TSYR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 0008 8108h | TPU0 | ノイズフィルタコントロールレジスタ | NFCR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 0008 8109h | TPU1 | ノイズフィルタコントロールレジスタ | NFCR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |

表 4.1 I/O レジスタアドレス一覧 (11 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ット数 | アクセス | ICLK≧PCLKの場 | ナイクル数 ICLK <pclkの場< th=""><th>関連機制</th></pclkの場<> | 関連機制 |
|-------------|-------|-------------------|--------|---------|------|----------------|--|-----------|
| ,,,,,, | シンボル | 27777 | シンボル | л ", | サイズ | ICLK ≦ PCLKの場合 | ICLK < PCLKの場合 | 1212 1211 |
| 008 810Ah | TPU2 | ノイズフィルタコントロールレジスタ | NFCR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 810Bh | TPU3 | ノイズフィルタコントロールレジスタ | NFCR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 810Ch | TPU4 | ノイズフィルタコントロールレジスタ | NFCR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 810Dh | TPU5 | ノイズフィルタコントロールレジスタ | NFCR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8110h | TPU0 | タイマコントロールレジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8111h | TPU0 | タイマモードレジスタ | TMDR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8112h | TPU0 | タイマ1/0コントロールレジスタH | TIORH | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8113h | TPU0 | タイマI/OコントロールレジスタL | TIORL | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8114h | TPU0 | タイマ割り込み許可レジスタ | TIER | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8115h | TPU0 | タイマステータスレジスタ | TSR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8116h | TPU0 | タイマカウンタ | TCNT | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8118h | TPU0 | タイマジェネラルレジスタA | TGRA | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 811Ah | TPU0 | タイマジェネラルレジスタB | TGRB | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 811Ch | TPU0 | タイマジェネラルレジスタC | TGRC | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 811Eh | TPU0 | タイマジェネラルレジスタD | TGRD | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8120h | TPU1 | タイマコントロールレジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8121h | TPU1 | タイマモードレジスタ | TMDR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8122h | TPU1 | タイマI/Oコントロールレジスタ | TIOR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8124h | TPU1 | タイマ割り込み許可レジスタ | TIER | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8125h | TPU1 | タイマステータスレジスタ | TSR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8126h | TPU1 | タイマカウンタ | TCNT | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8128h | TPU1 | タイマジェネラルレジスタA | TGRA | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 812Ah | TPU1 | タイマジェネラルレジスタB | TGRB | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8130h | TPU2 | タイマコントロールレジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8131h | TPU2 | タイマモードレジスタ | TMDR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8132h | TPU2 | タイマI/Oコントロールレジスタ | TIOR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8134h | TPU2 | タイマ割り込み許可レジスタ | TIER | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8135h | TPU2 | タイマステータスレジスタ | TSR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8136h | TPU2 | タイマカウンタ | TCNT | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8138h | TPU2 | タイマジェネラルレジスタA | TGRA | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 813Ah | TPU2 | タイマジェネラルレジスタB | TGRB | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8140h | TPU3 | タイマコントロールレジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8141h | TPU3 | タイマモードレジスタ | TMDR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8142h | TPU3 | タイマ1/0コントロールレジスタH | TIORH | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8143h | TPU3 | タイマ1/0コントロールレジスタL | TIORL | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8144h | TPU3 | タイマ割り込み許可レジスタ | TIER | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8145h | TPU3 | タイマステータスレジスタ | TSR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8146h | TPU3 | タイマカウンタ | TCNT | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8148h | TPU3 | タイマジェネラルレジスタA | TGRA | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 814Ah | TPU3 | タイマジェネラルレジスタB | TGRB | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 814Ch | TPU3 | タイマジェネラルレジスタC | TGRC | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 814Eh | TPU3 | タイマジェネラルレジスタD | TGRD | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8150h | TPU4 | タイマコントロールレジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8151h | TPU4 | タイマモードレジスタ | TMDR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8152h | TPU4 | タイマI/Oコントロールレジスタ | TIOR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8154h | TPU4 | タイマ割り込み許可レジスタ | TIER | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8155h | TPU4 | タイマステータスレジスタ | TSR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8156h | TPU4 | タイマカウンタ | TCNT | 16 | 16 | 2~3PCLKB | 2ICLK 2ICLK | TPUa |
| 008 8158h | TPU4 | | TGRA | 16 | 16 | | 2ICLK 2ICLK | TPUa |
| 008 815Ah | TPU4 | タイマジェネラルレジスタA | TGRB | 16 | 16 | 2~3PCLKB | 2ICLK 2ICLK | TPUa |
| UNO O IOMII | 11-04 | タイマジェネラルレジスタB | I GIAD | 10 | 10 | 2~3PCLKB | ZIOLN | irua |

表 4.1 I/O レジスタアドレス一覧 (12 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ノト数 | アクセス | | ナイクル数 | 関連機能 |
|-----------|-------|------------------------------|--------|--------|------|------------------|---|------|
| 7 1 0 0 | シンボル | D 2 X 2 Y 1 | シンボル | n ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>肉连城市</th></pclkの場合<> | 肉连城市 |
| 008 8161h | TPU5 | タイマモードレジスタ | TMDR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8162h | TPU5 | タイマI/Oコントロールレジスタ | TIOR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8164h | TPU5 | タイマ割り込み許可レジスタ | TIER | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8165h | TPU5 | タイマステータスレジスタ | TSR | 8 | 8 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8166h | TPU5 | タイマカウンタ | TCNT | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 8168h | TPU5 | タイマジェネラルレジスタA | TGRA | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 816Ah | TPU5 | タイマジェネラルレジスタB | TGRB | 16 | 16 | 2~3PCLKB | 2ICLK | TPUa |
| 008 81E6h | PPG0 | PPG出力コントロールレジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81E7h | PPG0 | PPG出力モードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81E8h | PPG0 | ネクストデータイネーブルレジスタH | NDERH | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81E9h | PPG0 | ネクストデータイネーブルレジスタL | NDERL | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81EAh | PPG0 | アウトプットデータレジスタH | PODRH | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81EBh | PPG0 | アウトプットデータレジスタL | PODRL | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81ECh | PPG0 | ネクストデータレジスタH ^(注1) | NDRH | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81EDh | PPG0 | ネクストデータレジスタL ^(注2) | NDRL | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81EEh | PPG0 | ネクストデータレジスタH ^(注1) | NDRH2 | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81EFh | PPG0 | ネクストデータレジスタL ^(注2) | NDRL2 | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81F0h | PPG1 | PPG トリガセレクトレジスタ | PTRSLR | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81F6h | PPG1 | PPG出力コントロールレジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81F7h | PPG1 | PPG出力モードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81F8h | PPG1 | ネクストデータイネーブルレジスタH | NDERH | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81F9h | PPG1 | ネクストデータイネーブルレジスタL | NDERL | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81FAh | PPG1 | アウトプットデータレジスタH | PODRH | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81FBh | PPG1 | アウトプットデータレジスタL | PODRL | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81FCh | PPG1 | ネクストデータレジスタH ^(注3) | NDRH | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81FDh | PPG1 | ネクストデータレジスタL ^(注4) | NDRL | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81FEh | PPG1 | ネクストデータレジスタH ^(注3) | NDRH2 | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 81FFh | PPG1 | ネクストデータレジスタL ^(注4) | NDRL2 | 8 | 8 | 2~3PCLKB | 2ICLK | PPG |
| 008 8200h | TMR0 | タイマコントロールレジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8201h | TMR1 | タイマコントロールレジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8202h | TMR0 | タイマコントロール/ステータスレジスタ | TCSR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8203h | TMR1 | タイマコントロール/ステータスレジスタ | TCSR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8204h | TMR0 | タイムコンスタントレジスタA | TCORA | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8204h | TMR01 | タイムコンスタントレジスタA | TCORA | 16 | 16 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8205h | TMR1 | タイムコンスタントレジスタA | TCORA | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8206h | TMR0 | タイムコンスタントレジスタB | TCORB | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8206h | TMR01 | タイムコンスタントレジスタB | TCORB | 16 | 16 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8207h | TMR1 | タイムコンスタントレジスタB | TCORB | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8208h | TMR0 | | TCNT | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8208h | TMR01 | タイマカウンタ | TCNT | 16 | 16 | | 2ICLK | TMRb |
| 008 8209h | TMR01 | タイマカウンタ | TCNT | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | TMRb |
| 008 820Ah | TMR0 | タイマカウンタ | TCCR | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | TMRb |
| | | タイマカウンタコントロールレジスタ | _ | | | 2~3PCLKB | 2ICLK 2ICLK | |
| 008 820Ah | TMR01 | タイマカウンタコントロールレジスタ | TCCR | 16 | 16 | 2~3PCLKB | | TMRb |
| 008 820Bh | TMR1 | タイマカウンタコントロールレジスタ | TCCR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 820Ch | TMR0 | タイマカウンタスタートレジスタ | TCSTR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 820Dh | TMR1 | タイマカウンタスタートレジスタ | TCSTR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8210h | TMR2 | タイマコントロールレジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8211h | TMR3 | タイマコントロールレジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8212h | TMR2 | タイマコントロール/ステータスレジスタ | TCSR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8213h | TMR3 | タイマコントロール/ステータスレジスタ | TCSR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8214h | TMR2 | タイムコンスタントレジスタA | TCORA | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |

表 4.1 I/O レジスタアドレス一覧 (13 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ット数 | アクセス | ICLK≧PCLKの場 | ナイクル数 ICLK <pclkの場< th=""><th>関連機能</th></pclkの場<> | 関連機能 |
|-------------|-------|-----------------------------------|--------|---------|------|----------------|--|-------|
| , , , , , , | シンボル | 577.7 1 | シンボル | , г, | サイズ | ICLK ≦ PCLKの場合 | ICLK < PCLKの場合 | 1212 |
| 008 8214h | TMR23 | タイムコンスタントレジスタA | TCORA | 16 | 16 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8215h | TMR3 | タイムコンスタントレジスタA | TCORA | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8216h | TMR2 | タイムコンスタントレジスタB | TCORB | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8216h | TMR23 | タイムコンスタントレジスタB | TCORB | 16 | 16 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8217h | TMR3 | タイムコンスタントレジスタB | TCORB | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8218h | TMR2 | タイマカウンタ | TCNT | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8218h | TMR23 | タイマカウンタ | TCNT | 16 | 16 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8219h | TMR3 | タイマカウンタ | TCNT | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 821Ah | TMR2 | タイマカウンタコントロールレジスタ | TCCR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 821Ah | TMR23 | タイマカウンタコントロールレジスタ | TCCR | 16 | 16 | 2~3PCLKB | 2ICLK | TMRb |
| 008 821Bh | TMR3 | タイマカウンタコントロールレジスタ | TCCR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 821Ch | TMR2 | タイマカウンタスタートレジスタ | TCSTR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 821Dh | TMR3 | タイマカウンタスタートレジスタ | TCSTR | 8 | 8 | 2~3PCLKB | 2ICLK | TMRb |
| 008 8280h | CRC | CRCコントロールレジスタ | CRCCR | 8 | 8 | 2~3PCLKB | 2ICLK | CRC |
| 008 8281h | CRC | CRCデータ入力レジスタ | CRCDIR | 8 | 8 | 2~3PCLKB | 2ICLK | CRC |
| 008 8282h | CRC | CRC データ出力レジスタ | CRCDOR | 16 | 16 | 2~3PCLKB | 2ICLK | CRC |
| 008 8300h | RIIC0 | l ² Cバスコントロールレジスタ1 | ICCR1 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8301h | RIIC0 | I ² Cバスコントロールレジスタ2 | ICCR2 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8302h | RIIC0 | I ² Cバスモードレジスタ1 | ICMR1 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8303h | RIIC0 | I ² Cバスモードレジスタ2 | ICMR2 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8304h | RIIC0 | I ² Cバスモードレジスタ3 | ICMR3 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8305h | RIIC0 | I ² Cバスファンクション許可レジスタ | ICFER | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8306h | RIIC0 | I ² Cバスステータス許可レジスタ | ICSER | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8307h | RIIC0 | I ² Cバス割り込み許可レジスタ | ICIER | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8308h | RIIC0 | I ² Cバスステータスレジスタ1 | ICSR1 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8309h | RIIC0 | ² Cバスステータスレジスタ2 | ICSR2 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 830Ah | RIIC0 | スレーブアドレスレジスタL0 | SARL0 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 830Bh | RIIC0 | スレーブアドレスレジスタ U0 | SARU0 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 830Ch | RIIC0 | スレーブアドレスレジスタL1 | SARL1 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 830Dh | RIIC0 | スレーブアドレスレジスタ U1 | SARU1 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 830Eh | RIIC0 | スレーブアドレスレジスタL2 | SARL2 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 830Fh | RIIC0 | スレーブアドレスレジスタ U2 | SARU2 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8310h | RIIC0 | I ² CバスビットレートLowレジスタ | ICBRL | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8311h | RIIC0 | I ² CバスビットレートHigh レジスタ | ICBRH | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8312h | RIIC0 | I ² Cバス送信データレジスタ | ICDRT | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8313h | RIIC0 | I ² Cバス受信データレジスタ | ICDRR | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8340h | RIIC2 | ² Cバスコントロールレジスタ1 | ICCR1 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8341h | RIIC2 | ² Cバスコントロールレジスタ2 | ICCR2 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8342h | RIIC2 | 2Cバスモードレジスタ1 | ICMR1 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8343h | RIIC2 | 2Cバスモードレジスタ2 | ICMR2 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8344h | RIIC2 | PCバスモードレジスタ3 | ICMR3 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8345h | RIIC2 | I ² Cバスファンクション許可レジスタ | ICFER | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8346h | RIIC2 | I ² Cバスステータス許可レジスタ | ICSER | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8347h | RIIC2 | | ICIER | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 8348h | RIIC2 | 2Cバス割り込み許可レジスタ | ICSR1 | 8 | 8 | | 2ICLK 2ICLK | RIICa |
| 008 8349h | RIIC2 | 2Cバスステータスレジスタ1 | ICSR1 | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | RIICa |
| | | 2Cバスステータスレジスタ2 | | | | 2~3PCLKB | | |
| 008 834Ah | RIIC2 | スレーブアドレスレジスタL0 | SARLO | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 834Bh | RIIC2 | スレーブアドレスレジスタU0 | SARU0 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 834Ch | RIIC2 | スレーブアドレスレジスタL1 | SARL1 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 008 834Dh | RIIC2 | スレーブアドレスレジスタU1 | SARU1 | 8 | 8 | 2 ~ 3PCLKB | 2ICLK | RIICa |

表4.1 I/O レジスタアドレス一覧 (14 / 54)

| - 13 · - | モジュール | | レジスタ | 数数 | アクセス | アクセスヤ | ナイクル数 | 00 val 122 ** |
|-----------------|-------|-----------------------------------|-----------------|--------|------|------------------|-------------------------------|---------------|
| アドレス | シンボル | レジスタ名 | シンボル | ヿ ッ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場 合</pclkの場 | 関連機能 |
| 0008 834Fh | RIIC2 | スレーブアドレスレジスタU2 | SARU2 | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 0008 8350h | RIIC2 | I ² CバスビットレートLow レジスタ | ICBRL | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 0008 8351h | RIIC2 | I ² CバスビットレートHigh レジスタ | ICBRH | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 0008 8352h | RIIC2 | I ² Cバス送信データレジスタ | ICDRT | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 0008 8353h | RIIC2 | I ² Cバス受信データレジスタ | ICDRR | 8 | 8 | 2~3PCLKB | 2ICLK | RIICa |
| 0008 8500h | MMCIF | コマンド設定レジスタ | CECMDSET | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8508h | MMCIF | アーギュメントレジスタ | CEARG | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 850Ch | MMCIF | 自動 CMD12 アーギュメントレジスタ | CEARGCMD1 | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8510h | MMCIF | コマンド制御レジスタ | CECMDCTRL | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8514h | MMCIF | 転送ブロック設定レジスタ | CEBLOCKSE T | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8518h | MMCIF | クロックコントロールレジスタ | CECLKCTRL | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 851Ch | MMCIF | バッファアクセス設定レジスタ | CEBUFACC | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8520h | MMCIF | レスポンスレジスタ3 | CERESP3 | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8524h | MMCIF | レスポンスレジスタ2 | CERESP2 | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8528h | MMCIF | レスポンスレジスタ1 | CERESP1 | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 852Ch | MMCIF | レスポンスレジスタ0 | CERESP0 | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8530h | MMCIF | 自動CMD12 レスポンスレジスタ | CERESPCMD 12 | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8534h | MMCIF | データレジスタ | CEDATA | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 853Ch | MMCIF | Boot Operation 設定レジスタ | CEBOOT | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8540h | MMCIF | 割り込みステータスフラグレジスタ | CEINT | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8544h | MMCIF | 割り込み要求許可レジスタ | CEINTEN | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8548h | MMCIF | ステータスレジスタ1 | CEHOSTSTS 1 | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 854Ch | MMCIF | ステータスレジスタ2 | CEHOSTSTS 2 | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8570h | MMCIF | MMC検出/ポート制御レジスタ | CEDETECT | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 8574h | MMCIF | 特殊モード設定レジスタ | CEADDMOD E | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 857Ch | MMCIF | バージョンレジスタ | CEVERSION | 32 | 32 | 2~3PCLKB | 2ICLK | MMCIF |
| 0008 9000h | S12AD | A/Dコントロールレジスタ | ADCSR | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9004h | S12AD | A/Dチャネル選択レジスタA0 | ADANSA0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9008h | S12AD | A/D変換値加算/平均モード選択レジスタ 0 | ADADS0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 900Ch | S12AD | A/D変換値加算/平均回数選択レジスタ | ADADC | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 900Eh | S12AD | A/Dコントロール拡張レジスタ | ADCER | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9010h | S12AD | A/D開始トリガ選択レジスタ | ADSTRGR | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9014h | S12AD | A/D チャネル選択レジスタ B0 | ADANSB0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD0 |
| 0008 9018h | S12AD | A/D データ 2 重化レジスタ | ADDBLDR | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 901Eh | S12AD | A/D 自己診断データレジスタ | ADRD | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9020h | S12AD | A/Dデータレジスタ0 | ADDR0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9022h | S12AD | A/Dデータレジスタ1 | ADDR1 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9024h | S12AD | A/Dデータレジスタ2 | ADDR2 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9026h | S12AD | A/Dデータレジスタ3 | ADDR3 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9028h | S12AD | A/Dデータレジスタ4 | ADDR4 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 902Ah | S12AD | A/Dデータレジスタ5 | ADDR5 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 902Ch | S12AD | A/Dデータレジスタ6 | ADDR6 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 902Eh | S12AD | A/Dデータレジスタ7 | ADDR7 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9060h | S12AD | A/Dサンプリングステートレジスタ0 | ADSSTR0 | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9066h | S12AD | A/Dサンプル&ホールド回路コントロールレジス | ADSHCR | 16 | 16 | 2~3PCLKB | 2ICLK 2ICLK | S12AD |
| 0008 9073h | S12AD | A/Dサンプリングステートレジスタ1 | ADSSTR1 | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9074h | S12AD | A/Dサンプリングステートレジスタ2 | ADSSTR2 | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD0 |
| 0008 9075h | S12AD | A/Dサンプリングステートレジスタ3 | ADSSTR3 | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |

表 4.1 I/O レジスタアドレス一覧 (15 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | を数 | アクセス | アクセス・ | | 関連機能 |
|---------------------------|--------|-----------------------------|-------------|---------|------|------------------|-------------------------------|---------|
| 7 7 7 7 | シンボル | DDA34 | シンボル | لم ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場 合</pclkの場 | 判 建 放 |
| 0008 9076h | S12AD | A/Dサンプリングステートレジスタ4 | ADSSTR4 | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |
| 008 9077h | S12AD | A/Dサンプリングステートレジスタ5 | ADSSTR5 | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |
| 008 9078h | S12AD | A/Dサンプリングステートレジスタ6 | ADSSTR6 | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9079h | S12AD | A/Dサンプリングステートレジスタ7 | ADSSTR7 | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 907Ah | S12AD | A/D 断線検出コントロールレジスタ | ADDISCR | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 907Ch | S12AD | A/Dサンプル&ホールド動作モード選択レジス タ | ADSHMSR | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9080h | S12AD | A/Dグループスキャン優先コントロールレジス タ | ADGSPCR | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9084h | S12AD | A/Dデータ2重化レジスタA | ADDBLDRA | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9086h | S12AD | A/Dデータ2重化レジスタB | ADDBLDRB | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9090h | S12AD | A/Dコンペアコントロールレジスタ | ADCMPCR | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9094h | S12AD | A/Dコンペアチャネル選択レジスタ 0 | ADCMPANSR 0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9098h | S12AD | A/Dコンペアレベルレジスタ 0 | ADCMPLR0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 909Ch | S12AD | A/Dコンペアデータレジスタ0 | ADCMPDR0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 909Eh | S12AD | A/Dコンペアデータレジスタ1 | ADCMPDR1 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 008 90A0h | S12AD | A/Dコンペアステータスレジスタ 0 | ADCMPSR0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9100h | S12AD1 | A/Dコントロールレジスタ | ADCSR | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 008 9104h | S12AD1 | A/Dチャネル選択レジスタA0 | ADANSA0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9106h | S12AD1 | A/Dチャネル選択レジスタA1 | ADANSA1 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9108h | S12AD1 | A/D変換値加算/平均モード選択レジスタ 0 | ADADS0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 008 910Ah | S12AD1 | A/D変換値加算/平均モード選択レジスタ1 | ADADS1 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 008 910Ch | S12AD1 | A/D変換値加算/平均回数選択レジスタ | ADADC | 8 | 8 | 2~3PCLKB | 2ICLK | S12AD |
| 000 910Eh | S12AD1 | A/Dコントロール拡張レジスタ | ADCER | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 008 9110h | S12AD1 | A/D開始トリガ選択レジスタ | ADSTRGR | 16 | 16 | 2~3PCLKB | 2ICLK | S12AE |
| 0008 9112h | S12AD1 | | ADEXICR | 16 | 16 | | 2ICLK | S12AE |
| 0008 911211 0008 9114h | S12AD1 | A/D変換拡張入力コントロールレジスタ | ADANSB0 | 16 | 16 | 2~3PCLKB | 2ICLK 2ICLK | S12AL |
| | | A/D チャネル選択レジスタB0 | | | | 2~3PCLKB | | |
| 0008 9116h | S12AD1 | A/D デャネル選択レジスタB1 | ADANSB1 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9118h | S12AD1 | A/D データ2 重化レジスタ | ADDBLDR | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 911Ah | S12AD1 | A/D 温度センサデータレジスタ | ADTSDR | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 911Ch | S12AD1 | A/D 内部基準電圧データレジスタ | ADOCDR | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 911Eh | S12AD1 | A/D 自己診断データレジスタ | ADRD | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9120h | S12AD1 | A/Dデータレジスタ 0 | ADDR0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9122h | S12AD1 | A/Dデータレジスタ1 | ADDR1 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9124h | S12AD1 | A/Dデータレジスタ2 | ADDR2 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9126h | S12AD1 | A/Dデータレジスタ3 | ADDR3 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9128h | S12AD1 | A/Dデータレジスタ4 | ADDR4 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 912Ah | S12AD1 | A/Dデータレジスタ5 | ADDR5 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 912Ch | S12AD1 | A/Dデータレジスタ6 | ADDR6 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 912Eh | S12AD1 | A/Dデータレジスタ7 | ADDR7 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9130h | S12AD1 | A/Dデータレジスタ8 | ADDR8 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 008 9132h | S12AD1 | A/Dデータレジスタ9 | ADDR9 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AE |
| 008 9134h | S12AD1 | A/Dデータレジスタ10 | ADDR10 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 008 9136h | S12AD1 | A/Dデータレジスタ 11 | ADDR11 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AE |
| 008 9138h | S12AD1 | A/Dデータレジスタ12 | ADDR12 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AE |
| 008 913Ah | S12AD1 | A/Dデータレジスタ13 | ADDR13 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AE |
| 0008 913Ch | S12AD1 | A/Dデータレジスタ14 | ADDR14 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AE |
| 0008 913Eh | S12AD1 | A/Dデータレジスタ15 | ADDR15 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AE |
| 0008 9140h | S12AD1 | A/Dデータレジスタ16 | ADDR16 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AE |
| 0008 9142h | S12AD1 | A/Dデータレジスタ17 | ADDR17 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AE |
| 0008 9144h | S12AD1 | A/Dデータレジスタ18 | ADDR18 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD |
| 0008 9146h | S12AD1 | A/Dデータレジスタ 19 | ADDR19 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AE |

表 4.1 I/O レジスタアドレス一覧 (16 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ノト数 | アクセス | | ナイクル数 | 関連機能 |
|------------|--------|-----------------------------|----------------|--------|-----------|------------------|---|--------|
| 7 1 0 0 | シンボル | עאארע | シンボル | л У | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th> 大王1从H</th></pclkの場合<> | 大王1从H |
| 0008 9148h | S12AD1 | A/Dデータレジスタ20 | ADDR20 | 16 | 16 | 2~3PCLKB | 2ICLK | S12ADC |
| 008 9160h | S12AD1 | A/Dサンプリングステートレジスタ0 | ADSSTR0 | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 008 9161h | S12AD1 | A/DサンプリングステートレジスタL | ADSSTRL | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 008 9170h | S12AD1 | A/DサンプリングステートレジスタT | ADSSTRT | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 008 9171h | S12AD1 | A/DサンプリングステートレジスタO | ADSSTRO | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 9173h | S12AD1 | A/Dサンプリングステートレジスタ1 | ADSSTR1 | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 9174h | S12AD1 | A/Dサンプリングステートレジスタ2 | ADSSTR2 | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 008 9175h | S12AD1 | A/Dサンプリングステートレジスタ3 | ADSSTR3 | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 9176h | S12AD1 | A/Dサンプリングステートレジスタ4 | ADSSTR4 | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 9177h | S12AD1 | A/Dサンプリングステートレジスタ5 | ADSSTR5 | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 9178h | S12AD1 | A/Dサンプリングステートレジスタ6 | ADSSTR6 | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 9179h | S12AD1 | A/Dサンプリングステートレジスタ7 | ADSSTR7 | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 917Ah | S12AD1 | A/D 断線検出コントロールレジスタ | ADDISCR | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 008 9180h | S12AD1 | A/Dグループスキャン優先コントロールレジス タ | ADGSPCR | 16 | 16 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 9184h | S12AD1 | A/Dデータ2重化レジスタA | ADDBLDRA | 16 | 16 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 9186h | S12AD1 | A/Dデータ2重化レジスタB | ADDBLDRB | 16 | 16 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 9190h | S12AD1 | A/Dコンペアコントロールレジスタ | ADCMPCR | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 9192h | S12AD1 | A/Dコンペアチャネル選択拡張レジスタ | ADCMPANSE R | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 008 9193h | S12AD1 | A/Dコンペアレベル拡張レジスタ | ADCMPLER | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADO |
| 008 9194h | S12AD1 | A/Dコンペアチャネル選択レジスタ 0 | ADCMPANSR 0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD0 |
| 008 9196h | S12AD1 | A/Dコンペアチャネル選択レジスタ1 | ADCMPANSR | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD0 |
| 0008 9198h | S12AD1 | A/Dコンペアレベルレジスタ 0 | ADCMPLR0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12AD0 |
| 008 919Ah | S12AD1 | A/Dコンペアレベルレジスタ1 | ADCMPLR1 | 16 | 16 | 2~3PCLKB | 2ICLK | S12ADO |
| 0008 919Ch | S12AD1 | A/Dコンペアデータレジスタ0 | ADCMPDR0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 919Eh | S12AD1 | A/Dコンペアデータレジスタ1 | ADCMPDR1 | 16 | 16 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 91A0h | S12AD1 | A/Dコンペアステータスレジスタ0 | ADCMPSR0 | 16 | 16 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 91A2h | S12AD1 | A/Dコンペアステータスレジスタ1 | ADCMPSR1 | 16 | 16 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 91A4h | S12AD1 | A/Dコンペアステータス拡張レジスタ | ADCMPSER | 8 | 8 | 2~3PCLKB | 2ICLK | S12ADC |
| 0008 9E00h | QSPI | QSPI制御レジスタ | SPCR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E01h | QSPI | QSPIスレーブセレクト極性レジスタ | SSLP | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E02h | QSPI | QSPI端子制御レジスタ | SPPCR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E03h | QSPI | QSPIステータスレジスタ | SPSR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E04h | QSPI | QSPIデータレジスタ | SPDR | 32 | 8, 16, 32 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E08h | QSPI | QSPIシーケンス制御レジスタ | SPSCR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E09h | QSPI | QSPIシーケンスステータスレジスタ | SPSSR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E0Ah | QSPI | QSPIビットレートレジスタ | SPBR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E0Bh | QSPI | QSPIデータ制御レジスタ | SPDCR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E0Ch | QSPI | QSPIクロック遅延レジスタ | SPCKD | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E0Dh | QSPI | QSPIスレーブセレクトネゲート遅延レジスタ | SSLND | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E0Eh | QSPI | QSPI次アクセス遅延レジスタ | SPND | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 008 9E10h | QSPI | QSPIコマンドレジスタ 0 | SPCMD0 | 16 | 16 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 008 9E12h | QSPI | QSPIコマンドレジスタ1 | SPCMD1 | 16 | 16 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 008 9E14h | QSPI | QSPIコマンドレジスタ2 | SPCMD2 | 16 | 16 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E16h | QSPI | QSPIコマンドレジスタ3 | SPCMD3 | 16 | 16 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E18h | QSPI | QSPIバッファ制御レジスタ | SPBFCR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E1Ah | QSPI | QSPIバッファデータカウントセットレジスタ | SPBDCR | 16 | 16 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E1Ch | QSPI | QSPI転送データ長倍数設定レジスタ 0 | SPBMUL0 | 32 | 32 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E20h | QSPI | QSPI転送データ長倍数設定レジスタ1 | SPBMUL1 | 32 | 32 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 0008 9E24h | QSPI | QSPI転送データ長倍数設定レジスタ2 | SPBMUL2 | 32 | 32 | 4∼5PCLKB | 2~3ICLK | QSPI |

表 4.1 I/O レジスタアドレス一覧 (17 / 54)

| 7117 | モジュール | 1 257 5 5 | レジスタ | を数 | アクセス | | サイクル数 T | 日日・本 40% かい |
|--------------------------|-------|---------------------------------|---------|---------|------|----------------------|---|-------------|
| アドレス | シンボル | レジスタ名 | シンボル | آر ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 0008 9E28h | QSPI | QSPI転送データ長倍数設定レジスタ3 | SPBMUL3 | 32 | 32 | 4∼5PCLKB | 2~3ICLK | QSPI |
| 008 A000h | SCI0 | シリアルモードレジスタ | SMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 008 A001h | SCI0 | ビットレートレジスタ | BRR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A002h | SCI0 | シリアルコントロールレジスタ | SCR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A003h | SCI0 | トランスミットデータレジスタ | TDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A004h | SCI0 | シリアルステータスレジスタ | SSR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A005h | SCI0 | レシーブデータレジスタ | RDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A006h | SCI0 | スマートカードモードレジスタ | SCMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A007h | SCI0 | シリアル拡張モードレジスタ | SEMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A008h | SCI0 | ノイズフィルタ設定レジスタ | SNFR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A009h | SCI0 | I ² Cモードレジスタ1 | SIMR1 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A00Ah | SCI0 | I ² Cモードレジスタ2 | SIMR2 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A00Bh | SCI0 | I ² Cモードレジスタ3 | SIMR3 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A00Ch | SCI0 | l ² Cステータスレジスタ | SISR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A00Dh | SCI0 | SPIモードレジスタ | SPMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A00Eh | SCI0 | トランスミットデータレジスタH | TDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A00Fh | SCI0 | トランスミットデータレジスタL | TDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A00Eh | SCI0 | トランスミットデータレジスタHL | TDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SCIg, SC |
| 0008 A010h | SCI0 | レシーブデータレジスタH | RDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A011h | SCI0 | レシーブデータレジスタL | RDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SC |
| 0008 A010h | SCI0 | レシーブデータレジスタHL | RDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SClg, SC |
| 008 A012h | SCI0 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SC |
| 008 A020h | SCI1 | シリアルモードレジスタ | SMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A021h | SCI1 | ビットレートレジスタ | BRR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SC |
| 0008 A022h | SCI1 | シリアルコントロールレジスタ | SCR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SC |
| 0008 A023h | SCI1 | トランスミットデータレジスタ | TDR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SC |
| 0008 A024h | SCI1 | シリアルステータスレジスタ | SSR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SC |
| 0008 A025h | SCI1 | レシーブデータレジスタ | RDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A026h | SCI1 | スマートカードモードレジスタ | SCMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A027h | SCI1 | シリアル拡張モードレジスタ | SEMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A028h | SCI1 | ノイズフィルタ設定レジスタ | SNFR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A029h | SCI1 | I ² Cモードレジスタ1 | SIMR1 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A02Ah | SCI1 | I ² Cモードレジスタ2 | SIMR2 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A02Bh | SCI1 | I ² Cモードレジスタ3 | SIMR3 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A02Ch | SCI1 | I ² Cステータスレジスタ | SISR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A02Dh | SCI1 | SPIモードレジスタ | SPMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIq, SC |
| 0008 A02Eh | SCI1 | トランスミットデータレジスタH | TDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A02Fh | SCI1 | トランスミットデータレジスタL | TDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A02Eh | SCI1 | トランスミットデータレジスタHL | TDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SCIg, SC |
| 0008 A030h | SCI1 | レシーブデータレジスタH | RDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A030h | SCI1 | レシーブデータレジスタト | RDRL | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | SCIg, SC |
| 0008 A030h | SCI1 | レシーブデータレジスタ L レシーブデータレジスタ HL | RDRHL | 16 | 16 | | 2ICLK 2ICLK | SCIg, SC |
| 0008 A032h | SCI1 | | MDDR | 8 | 8 | 4∼5PCLKB 2∼3PCLKB | 2ICLK 2ICLK | SCIg, SC |
| 008 A040h | SCI2 | モジュレーションデューティレジスタ | SMR | 8 | 8 | | 2ICLK 2ICLK | SCIg, SC |
| 0008 A040h | SCI2 | シリアルモードレジスタ | BRR | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | SCIg, SC |
| 0008 A042h | SCI2 | ビットレートレジスタ | SCR | 8 | 8 | 2~3PCLKB | | |
| | + | シリアルコントロールレジスタ | | | | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A044h | SCI2 | トランスミットデータレジスタ | TDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A045h | SCI2 | シリアルステータスレジスタ | SSR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A045h 0008 A046h | SCI2 | レシーブデータレジスタ | RDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| | SCI2 | スマートカードモードレジスタ | SCMR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SC |

表 4.1 I/O レジスタアドレス一覧 (18 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ット数 | アクセス | ICLK≧PCLKの場 | ナイクル数 ICLK <pclkの場< th=""><th>関連機能</th></pclkの場<> | 関連機能 |
|------------|--------------|---|-------|------------------|------|----------------|--|---------------|
| ,,,,,, | シンボル | 277771 | シンボル | <i>ب</i> ر '' | サイズ | ICLK ≧ PCLKの場合 | ICLK < PCLKの場合 | 12122 132 112 |
| 0008 A048h | SCI2 | ノイズフィルタ設定レジスタ | SNFR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 008 A049h | SCI2 | I ² Cモードレジスタ1 | SIMR1 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 008 A04Ah | SCI2 | I ² Cモードレジスタ2 | SIMR2 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A04Bh | SCI2 | I ² Cモードレジスタ3 | SIMR3 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A04Ch | SCI2 | I ² Cステータスレジスタ | SISR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A04Dh | SCI2 | SPIモードレジスタ | SPMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A04Eh | SCI2 | トランスミットデータレジスタH | TDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A04Fh | SCI2 | トランスミットデータレジスタL | TDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A04Eh | SCI2 | トランスミットデータレジスタHL | TDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SCIg, SC |
| 008 A050h | SCI2 | レシーブデータレジスタH | RDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A051h | SCI2 | レシーブデータレジスタL | RDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A050h | SCI2 | レシーブデータレジスタHL | RDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SCIg, SC |
| 008 A052h | SCI2 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A060h | SCI3 | シリアルモードレジスタ | SMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A061h | SCI3 | ビットレートレジスタ | BRR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A062h | SCI3 | シリアルコントロールレジスタ | SCR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A063h | SCI3 | トランスミットデータレジスタ | TDR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SC |
| 008 A064h | SCI3 | シリアルステータスレジスタ | SSR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A065h | SCI3 | レシーブデータレジスタ | RDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A066h | SCI3 | スマートカードモードレジスタ | SCMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A067h | SCI3 | シリアル拡張モードレジスタ | SEMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A068h | SCI3 | ノイズフィルタ設定レジスタ | SNFR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A069h | SCI3 | プイスフィルア設定レフスタ I ² Cモードレジスタ1 | SIMR1 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A06Ah | SCI3 | | SIMR2 | 8 | 8 | | 2ICLK 2ICLK | SCIg, SC |
| | | 2Cモードレジスタ2 | | 8 | | 2~3PCLKB | 2ICLK 2ICLK | - |
| 008 A06Bh | SCI3 | 2Cモードレジスタ3 | SIMR3 | | 8 | 2~3PCLKB | | SCIg, SC |
| 008 A06Ch | SCI3 | PCステータスレジスタ | SISR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A06Dh | SCI3 | SPIモードレジスタ | SPMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A06Eh | SCI3 | トランスミットデータレジスタH | TDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A06Fh | SCI3 | トランスミットデータレジスタL | TDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A06Eh | SCI3 | トランスミットデータレジスタHL | TDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SClg, SC |
| 008 A070h | SCI3 | レシーブデータレジスタH | RDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 0008 A071h | SCI3 | レシーブデータレジスタL | RDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A070h | SCI3 | レシーブデータレジスタHL | RDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SCIg, SC |
| 008 A072h | SCI3 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A080h | SCI4 | シリアルモードレジスタ | SMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A081h | SCI4 | ビットレートレジスタ | BRR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A082h | SCI4 | シリアルコントロールレジスタ | SCR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A083h | SCI4 | トランスミットデータレジスタ | TDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A084h | SCI4 | シリアルステータスレジスタ | SSR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A085h | SCI4 | レシーブデータレジスタ | RDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A086h | SCI4 | スマートカードモードレジスタ | SCMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A087h | SCI4 | シリアル拡張モードレジスタ | SEMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A088h | SCI4 | ノイズフィルタ設定レジスタ | SNFR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A089h | SCI4 | 2Cモードレジスタ1 | SIMR1 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A08Ah | SCI4 | l ² Cモードレジスタ2 | SIMR2 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A08Bh | SCI4 | 1 ² Cモードレジスタ3 | SIMR3 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A08Ch | SCI4 | I ² Cステータスレジスタ | SISR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| 008 A08Dh | SCI4 | | SPMR | 8 | 8 | | 2ICLK 2ICLK | SCIg, SC |
| | - | SPIモードレジスタ | | | | 2~3PCLKB | | _ |
| 008 A08Eh | SCI4 SCI4 | トランスミットデータレジスタH | TDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SC |
| | 1.51.14 | トランスミットデータレジスタL | LIDRI | 8 | 8 | 2 ~ 3PCLKB | 2ICLK | SCIg, SC |

表 4.1 I/O レジスタアドレス一覧 (19 / 54)

| アドレス | モジュール | 1.ごフカタ | レジスタ | を数 | アクセス | | サイクル数 T | - 門:南±総会と |
|-------------|-------|---------------------------|-------|--------|------|------------------|---|--------------|
| YFDX | シンボル | レジスタ名 | シンボル | л ў | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 0008 A090h | SCI4 | レシーブデータレジスタH | RDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A091h | SCI4 | レシーブデータレジスタL | RDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A090h | SCI4 | レシーブデータレジスタHL | RDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SClg, SClh |
| 0008 A092h | SCI4 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0A0h | SCI5 | シリアルモードレジスタ | SMR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0A1h | SCI5 | ビットレートレジスタ | BRR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0A2h | SCI5 | シリアルコントロールレジスタ | SCR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0A3h | SCI5 | トランスミットデータレジスタ | TDR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0A4h | SCI5 | シリアルステータスレジスタ | SSR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0A5h | SCI5 | レシーブデータレジスタ | RDR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0A6h | SCI5 | スマートカードモードレジスタ | SCMR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0A7h | SCI5 | シリアル拡張モードレジスタ | SEMR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0A8h | SCI5 | ノイズフィルタ設定レジスタ | SNFR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0A9h | SCI5 | ¹² Cモードレジスタ1 | SIMR1 | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0AAh | SCI5 | | SIMR2 | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0ABh | SCI5 | 2Cモードレジスタ3 | SIMR3 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0ACh | SCI5 | I ² Cステータスレジスタ | SISR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0ADh | SCI5 | SPIモードレジスタ | SPMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0AEh | SCI5 | トランスミットデータレジスタH | TDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0AFh | SCI5 | トランスミットデータレジスタL | TDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0AFH | SCI5 | | TDRHL | 16 | 16 | | 2ICLK 2ICLK | _ |
| 0008 A0AEII | SCI5 | トランスミットデータレジスタHL | RDRH | 8 | 8 | 4~5PCLKB | | SCIg, SCIh |
| | | レシーブデータレジスタH | | | | 2~3PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0B1h | SCI5 | レシーブデータレジスタL | RDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0B0h | SCI5 | レシーブデータレジスタ HL | RDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0B2h | SCI5 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0C0h | SCI6 | シリアルモードレジスタ | SMR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0C1h | SCI6 | ビットレートレジスタ | BRR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0C2h | SCI6 | シリアルコントロールレジスタ | SCR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0C3h | SCI6 | トランスミットデータレジスタ | TDR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0C4h | SCI6 | シリアルステータスレジスタ | SSR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0C5h | SCI6 | レシーブデータレジスタ | RDR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0C6h | SCI6 | スマートカードモードレジスタ | SCMR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0C7h | SCI6 | シリアル拡張モードレジスタ | SEMR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0C8h | SCI6 | ノイズフィルタ設定レジスタ | SNFR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0C9h | SCI6 | I ² Cモードレジスタ1 | SIMR1 | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0CAh | SCI6 | I ² Cモードレジスタ2 | SIMR2 | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0CBh | SCI6 | I ² Cモードレジスタ3 | SIMR3 | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0CCh | SCI6 | I ² Cステータスレジスタ | SISR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0CDh | SCI6 | SPIモードレジスタ | SPMR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0CEh | SCI6 | トランスミットデータレジスタH | TDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0CFh | SCI6 | トランスミットデータレジスタL | TDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0CEh | SCI6 | トランスミットデータレジスタ HL | TDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SClg, SClh |
| 0008 A0D0h | SCI6 | レシーブデータレジスタH | RDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0D1h | SCI6 | レシーブデータレジスタL | RDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |
| 0008 A0D0h | SCI6 | レシーブデータレジスタHL | RDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0D2h | SCI6 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0E0h | SCI7 | シリアルモードレジスタ | SMR | 8 | 8 | 2~3FCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0E011 | SCI7 | | BRR | 8 | 8 | 1 | 2ICLK 2ICLK | SCIg, SCIII |
| | | ビットレートレジスタ | | | | 2~3PCLKB | | _ |
| 0008 A0E2h | SCI7 | シリアルコントロールレジスタ | SCR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0E3h | SCI7 | トランスミットデータレジスタ | TDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCIh |
| 0008 A0E4h | SCI7 | シリアルステータスレジスタ | SSR | 8 | 8 | 2~3PCLKB | 2ICLK | SClg, SClh |

表4.1 I/O レジスタアドレス一覧 (20 / 54)

| マビニマ | モジュール | しごっちゃ | レジスタ | を数 | アクセス | | ナイクル数 I | 月日 : 本 + 松 - 4 4 |
|------------|-------|---------------------------|----------|---------|------|------------------|-------------------------------|------------------|
| アドレス | シンボル | レジスタ名 | シンボル | لب ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場 合</pclkの場 | 関連機能 |
| 0008 A0E5h | SCI7 | レシーブデータレジスタ | RDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0E6h | SCI7 | スマートカードモードレジスタ | SCMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0E7h | SCI7 | シリアル拡張モードレジスタ | SEMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0E8h | SCI7 | ノイズフィルタ設定レジスタ | SNFR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0E9h | SCI7 | I ² Cモードレジスタ1 | SIMR1 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0EAh | SCI7 | I ² Cモードレジスタ2 | SIMR2 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0EBh | SCI7 | I ² Cモードレジスタ3 | SIMR3 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0ECh | SCI7 | l ² Cステータスレジスタ | SISR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0EDh | SCI7 | SPIモードレジスタ | SPMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0EEh | SCI7 | トランスミットデータレジスタH | TDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0EFh | SCI7 | トランスミットデータレジスタL | TDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0EEh | SCI7 | トランスミットデータレジスタHL | TDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0F0h | SCI7 | レシーブデータレジスタH | RDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0F1h | SCI7 | レシーブデータレジスタL | RDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0F0h | SCI7 | レシーブデータレジスタ HL | RDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SCIg, SCI |
| 0008 A0F2h | SCI7 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIg, SCI |
| 0008 A500h | SSI0 | 制御レジスタ | SSICR | 32 | 32 | 2~3PCLKB | 2ICLK | SSI |
| 0008 A504h | SSI0 | ステータスレジスタ | SSISR | 32 | 32 | 2~3PCLKB | 2ICLK | SSI |
| 0008 A510h | SSI0 | FIFO制御レジスタ | SSIFCR | 32 | 32 | 2~3PCLKB | 2ICLK | SSI |
| 0008 A514h | SSI0 | FIFO ステータスレジスタ | SSIFSR | 32 | 32 | 2~3PCLKB | 2ICLK | SSI |
| 0008 A518h | SSI0 | 送信FIFO データレジスタ | SSIFTDR | 32 | 32 | 2~3PCLKB | 2ICLK | SSI |
| 0008 A51Ch | SSI0 | 受信FIFO データレジスタ | SSIFRDR | 32 | 32 | 2~3PCLKB | 2ICLK | SSI |
| 0008 A520h | SSI0 | TDM モードレジスタ | SSITDMR | 32 | 32 | 2~3PCLKB | 2ICLK | SSI |
| 0008 A540h | SSI1 | 制御レジスタ | SSICR | 32 | 32 | 2~3PCLKB | 2ICLK | SSI |
| 0008 A544h | SSI1 | | SSISR | 32 | 32 | 2~3PCLKB | 2ICLK | SSI |
| 0008 A550h | SSI1 | ステータスレジスタ | SSIFCR | 32 | 32 | | 2ICLK 2ICLK | SSI |
| 0008 A554h | SSI1 | FIFO 制御レジスタ | SSIFSR | 32 | 32 | 2~3PCLKB | 2ICLK 2ICLK | SSI |
| 0008 A558h | SSI1 | FIFO ステータスレジスタ | SSIFTDR | 32 | 32 | 2~3PCLKB | 2ICLK 2ICLK | SSI |
| | | 送信FIFO データレジスタ | | - | | 2~3PCLKB | | |
| 0008 A55Ch | SSI1 | 受信FIFO データレジスタ | SSIFRDR | 32 | 32 | 2~3PCLKB | 2ICLK | SSI |
| 0008 A560h | SSI1 | TDM モードレジスタ | SSITDMR | 32 | 32 | 2~3PCLKB | 2ICLK | SSI |
| 0008 AC00h | SDHI | コマンドレジスタ | SDCMD | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC08h | SDHI | アーギュメントレジスタ | SDARG | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC10h | SDHI | データストップレジスタ | SDSTOP | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC14h | SDHI | ブロックカウントレジスタ | SDBLKCNT | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC18h | SDHI | レスポンスレジスタ 10 | SDRSP10 | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC20h | SDHI | レスポンスレジスタ 32 | SDRSP32 | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC28h | SDHI | レスポンスレジスタ 54 | SDRSP54 | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC30h | SDHI | レスポンスレジスタ76 | SDRSP76 | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC38h | SDHI | SDステータスレジスタ1 | SDSTS1 | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC3Ch | SDHI | SDステータスレジスタ2 | SDSTS2 | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC40h | SDHI | SD割り込みマスクレジスタ1 | SDIMSK1 | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC44h | SDHI | SD割り込みマスクレジスタ2 | SDIMSK2 | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC48h | SDHI | SDHIクロックコントロールレジスタ | SDCLKCR | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC4Ch | SDHI | 転送データサイズレジスタ | SDSIZE | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC50h | SDHI | カードアクセスオプションレジスタ | SDOPT | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC58h | SDHI | SDエラーステータスレジスタ1 | SDERSTS1 | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC5Ch | SDHI | SDエラーステータスレジスタ2 | SDERSTS2 | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC60h | SDHI | SDバッファレジスタ | SDBUFR | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC68h | SDHI | SDIOモードコントロールレジスタ | SDIOMD | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC6Ch | SDHI | SDIOステータスレジスタ | SDIOSTS | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 AC70h | SDHI | SDIO割り込みマスクレジスタ | SDIOIMSK | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |

表4.1 I/O レジスタアドレス一覧 (21 / 54)

| | モジュール | 1 27 5 5 | レジスタ | 数数 | アクセス | | ナイクル数 | 即本批社 |
|------------|-------|--|---------|--------|------|------------------|-------------------------------|------|
| アドレス | シンボル | レジスタ名 | シンボル | л ў | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場 合</pclkの場 | 関連機能 |
| 008 ADB0h | SDHI | DMA転送許可レジスタ | SDDMAEN | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 008 ADC0h | SDHI | SDHIソフトウェアリセットレジスタ | SDRST | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 008 ADC4h | SDHI | バージョンレジスタ | SDVER | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 008 ADE0h | SDHI | スワップコントロールレジスタ | SDSWAP | 32 | 32 | 2~3PCLKB | 2ICLK | SDHI |
| 0008 B000h | CAC | CACコントロールレジスタ 0 | CACR0 | 8 | 8 | 2~3PCLKB | 2ICLK | CAC |
| 0008 B001h | CAC | CACコントロールレジスタ1 | CACR1 | 8 | 8 | 2~3PCLKB | 2ICLK | CAC |
| 0008 B002h | CAC | CACコントロールレジスタ2 | CACR2 | 8 | 8 | 2~3PCLKB | 2ICLK | CAC |
| 008 B003h | CAC | CAC割り込み要求許可レジスタ | CAICR | 8 | 8 | 2~3PCLKB | 2ICLK | CAC |
| 0008 B004h | CAC | CACステータスレジスタ | CASTR | 8 | 8 | 2~3PCLKB | 2ICLK | CAC |
| 0008 B006h | CAC | CAC上限値設定レジスタ | CAULVR | 16 | 16 | 2~3PCLKB | 2ICLK | CAC |
| 0008 B008h | CAC | CAC下限値設定レジスタ | CALLVR | 16 | 16 | 2~3PCLKB | 2ICLK | CAC |
| 0008 B00Ah | CAC | CACカウンタバッファレジスタ | CACNTBR | 16 | 16 | 2~3PCLKB | 2ICLK | CAC |
| 008 B080h | DOC | DOCコントロールレジスタ | DOCR | 8 | 8 | 2~3PCLKB | 2ICLK | DOC |
| 008 B082h | DOC | DOCデータインプットレジスタ | DODIR | 16 | 16 | 2~3PCLKB | 2ICLK | DOC |
| 008 B084h | DOC | DOCデータセッティングレジスタ | DODSR | 16 | 16 | 2~3PCLKB | 2ICLK | DOC |
| 008 B100h | ELC | イベントリンクコントロールレジスタ | ELCR | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B101h | ELC | イベントリンク設定レジスタ0 | ELSR0 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B104h | ELC | イベントリンク設定レジスタ3 | ELSR3 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B105h | ELC | イベントリンク設定レジスタ4 | ELSR4 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B108h | ELC | イベントリンク設定レジスタ7 | ELSR7 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B10Bh | ELC | イベントリンク設定レジスタ 10 | ELSR10 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B10Ch | ELC | イベントリンク設定レジスタ 11 | ELSR11 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B10Dh | ELC | イベントリンク設定レジスタ12 | ELSR12 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B10Eh | ELC | イベントリンク設定レジスタ13 | ELSR13 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B110h | ELC | イベントリンク設定レジスタ 15 | ELSR15 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B111h | ELC | イベントリンク設定レジスタ16 | ELSR16 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B113h | ELC | イベントリンク設定レジスタ18 | ELSR18 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B114h | ELC | イベントリンク設定レジスタ19 | ELSR19 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B115h | ELC | イベントリンク設定レジスタ20 | ELSR20 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B116h | ELC | イベントリンク設定レジスタ21 | ELSR21 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B117h | ELC | イベントリンク設定レジスタ22 | ELSR22 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B118h | ELC | イベントリンク設定レジスタ23 | ELSR23 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B119h | ELC | イベントリンク設定レジスタ24 | ELSR24 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B11Ah | ELC | イベントリンク設定レジスタ25 | ELSR25 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B11Bh | ELC | イベントリンク設定レジスタ26 | ELSR26 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B11Ch | ELC | イベントリンク設定レジスタ27 | ELSR27 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B11Dh | ELC | イベントリンク設定レジスタ28 | ELSR28 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B11Fh | ELC | イベントリンクオプション設定レジスタA | ELOPA | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B120h | ELC | イベントリンクオプション設定レンスメA イベントリンクオプション設定レジスタB | ELOPB | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B121h | ELC | イベントリンクオプション設定レジスタC | ELOPC | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B121h | ELC | イベントリンクオプション設定レジスタロ | ELOPD | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B123h | ELC | ポートグループ指定レジスタ1 | PGR1 | 8 | 8 | | 2ICLK 2ICLK | ELC |
| 008 B124h | ELC | ポートグループ指定レジスタ1 | PGR2 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 008 B125h | ELC | | PGC1 | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | ELC |
| 008 B126h | ELC | ポートグループコントロールレジスタ1 | PGC1 | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | ELC |
| | ELC | ポートグループコントロールレジスタ2 | PDBF1 | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | |
| 0008 B127h | + | ポートバッファレジスタ1 | _ | - | | 2~3PCLKB | | ELC |
| 008 B128h | ELC | ポートバッファレジスタ2 | PDBF2 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B129h | ELC | イベント接続ポート指定レジスタの | PEL0 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B12Ah | ELC | イベント接続ポート指定レジスタ1 | PEL1 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B12Bh | | イベント接続ポート指定レジスタ2 | PEL2 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |

表4.1 I/O レジスタアドレス一覧 (22 / 54)

| | モジュール | | レジスタ | を数 | アクセス | アクセス・ | ナイクル数 | |
|------------|-------|---|--------|----------|------|------------------|---|------|
| アドレス | シンボル | レジスタ名 | シンボル | ボット | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 0008 B12Dh | ELC | イベントリンクソフトウェアイベント発生レジ スタ | ELSEGR | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B131h | ELC | イベントリンク設定レジスタ 33 | ELSR33 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B133h | ELC | イベントリンク設定レジスタ 35 | ELSR35 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B134h | ELC | イベントリンク設定レジスタ36 | ELSR36 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B135h | ELC | イベントリンク設定レジスタ37 | ELSR37 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B136h | ELC | イベントリンク設定レジスタ38 | ELSR38 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B139h | ELC | イベントリンク設定レジスタ41 | ELSR41 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B13Ah | ELC | イベントリンク設定レジスタ 42 | ELSR42 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B13Bh | ELC | イベントリンク設定レジスタ43 | ELSR43 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B13Ch | ELC | イベントリンク設定レジスタ 44 | ELSR44 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B13Dh | ELC | イベントリンク設定レジスタ 45 | ELSR45 | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B13Fh | ELC | イベントリンクオプション設定レジスタF | ELOPF | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B141h | ELC | イベントリンクオプション設定レジスタ H | ELOPH | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B142h | ELC | イベントリンクオプション設定レジスター | ELOPI | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B143h | ELC | イベントリンクオプション設定レジスタ」 | ELOPJ | 8 | 8 | 2~3PCLKB | 2ICLK | ELC |
| 0008 B300h | SCI12 | シリアルモードレジスタ | SMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B301h | SCI12 | ビットレートレジスタ | BRR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B302h | SCI12 | シリアルコントロールレジスタ | SCR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B303h | SCI12 | トランスミットデータレジスタ | TDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B304h | SCI12 | シリアルステータスレジスタ | SSR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 008 B305h | SCI12 | レシーブデータレジスタ | RDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B306h | SCI12 | | SCMR | 8 | 8 | | 2ICLK 2ICLK | SCIh |
| | SCI12 | スマートカードモードレジスタ | | 8 | 8 | 2~3PCLKB | | SCIh |
| 0008 B307h | | シリアル拡張モードレジスタ | SEMR | | | 2~3PCLKB | 2ICLK | |
| 0008 B308h | SCI12 | ノイズフィルタ設定レジスタ | SNFR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B309h | SCI12 | I ² Cモードレジスタ1 | SIMR1 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B30Ah | SCI12 | 2Cモードレジスタ2 | SIMR2 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B30Bh | SCI12 | I ² Cモードレジスタ3 | SIMR3 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B30Ch | SCI12 | I ² Cステータスレジスタ | SISR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B30Dh | SCI12 | SPIモードレジスタ | SPMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B30Eh | SCI12 | トランスミットデータレジスタH | TDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B30Fh | SCI12 | トランスミットデータレジスタL | TDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B30Eh | SCI12 | トランスミットデータレジスタHL | TDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SCIh |
| 0008 B310h | SCI12 | レシーブデータレジスタH | RDRH | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B311h | SCI12 | レシーブデータレジスタL | RDRL | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B310h | SCI12 | レシーブデータレジスタHL | RDRHL | 16 | 16 | 4∼5PCLKB | 2ICLK | SCIh |
| 0008 B312h | SCI12 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B320h | SCI12 | 拡張シリアルモード有効レジスタ | ESMER | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B321h | SCI12 | コントロールレジスタ0 | CR0 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B322h | SCI12 | コントロールレジスタ1 | CR1 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B323h | SCI12 | コントロールレジスタ2 | CR2 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B324h | SCI12 | コントロールレジスタ3 | CR3 | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B325h | SCI12 | ポートコントロールレジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B326h | SCI12 | 割り込みコントロールレジスタ | ICR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B327h | SCI12 | ステータスレジスタ | STR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B328h | SCI12 | ステータスクリアレジスタ | STCR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B329h | SCI12 | Control Field 0 データレジスタ | CF0DR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B32Ah | SCI12 | Control Field 0 コンペアイネーブルレジスタ | CF0CR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B32Bh | SCI12 | Control Field 0 受信データレジスタ | CF0RR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B32Ch | SCI12 | プライマリControl Field 1データレジスタ | PCF1DR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 B32Dh | SCI12 | セカンダリControl Field 1データレジスタ | SCF1DR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| | | ESSENTION FOR THE PROPERTY OF | CF1CR | <u> </u> | _ | 2~3PCLKB | 2ICLK | |

表4.1 I/O レジスタアドレス一覧 (23 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | を数 | アクセス | | ナイクル数 | 関連機能 |
|------------------------|-------|--------------------------|-------|----------|------|------------------|---|--------|
| 7100 | シンボル | <i>22</i> ,771 | シンボル | л ў | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>肉连城化</th></pclkの場合<> | 肉连城化 |
| 0008 B32Fh | SCI12 | Control Field 1受信データレジスタ | CF1RR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 008 B330h | SCI12 | タイマコントロールレジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 008 B331h | SCI12 | タイマモードレジスタ | TMR | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 008 B332h | SCI12 | タイマプリスケーラレジスタ | TPRE | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 008 B333h | SCI12 | タイマカウントレジスタ | TCNT | 8 | 8 | 2~3PCLKB | 2ICLK | SCIh |
| 0008 C000h | PORT0 | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C001h | PORT1 | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C002h | PORT2 | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C003h | PORT3 | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C004h | PORT4 | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C005h | PORT5 | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C006h | PORT6 | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C007h | PORT7 | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C008h | PORT8 | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C009h | PORT9 | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C00Ah | PORTA | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C00Bh | PORTB | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C00Ch | PORTC | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | I/Oポート |
| 008 C00Dh | PORTD | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C00Eh | PORTE | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C00Fh | PORTF | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C010h | PORTG | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C012h | PORTJ | ポート方向レジスタ | PDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C020h | PORT0 | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C021h | PORT1 | | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | |
| 008 C021h | PORT2 | ポート出力データレジスタ | PODR | 8 | 8 | | 2ICLK 2ICLK | 1/0ポート |
| | | ポート出力データレジスタ | | <u> </u> | | 2~3PCLKB | | 1/0ポート |
| 008 C023h 008 C024h | PORT3 | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| | PORT4 | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C025h | PORT5 | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C026h | PORT6 | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C027h | PORT7 | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C028h | PORT8 | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C029h | PORT9 | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C02Ah | PORTA | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C02Bh | PORTB | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C02Ch | PORTC | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C02Dh | PORTD | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C02Eh | PORTE | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C02Fh | PORTF | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C030h | PORTG | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C032h | PORTJ | ポート出力データレジスタ | PODR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C040h | PORT0 | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C041h | PORT1 | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C042h | PORT2 | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C043h | PORT3 | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C044h | PORT4 | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C045h | PORT5 | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C046h | PORT6 | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C047h | PORT7 | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C048h | PORT8 | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |
| 008 C049h | PORT9 | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポート |

表4.1 I/O レジスタアドレス一覧 (24 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ット数 | アクセス | アクセスサイクル数 ICLK≧PCLKの場 ICLK <pclkの場< th=""><th>関連機能</th></pclkの場<> | | 関連機能 |
|-----------|-------|-----------------|------|---------|------|--|----------------|---------|
| ,,,,,, | シンボル | | シンボル | بر ٽ | サイズ | ICLK ≧ PCLKの場合 | ICLK < PCLKの場合 | |
| 008 C04Ah | PORTA | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | I/Oポー I |
| 008 C04Bh | PORTB | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | I/Oポー I |
| 008 C04Ch | PORTC | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C04Dh | PORTD | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C04Eh | PORTE | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | I/Oポー |
| 008 C04Fh | PORTF | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C050h | PORTG | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C052h | PORTJ | ポート入力データレジスタ | PIDR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C060h | PORT0 | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C061h | PORT1 | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C062h | PORT2 | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C063h | PORT3 | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C064h | PORT4 | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C065h | PORT5 | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C066h | PORT6 | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | I/Oポー |
| 008 C067h | PORT7 | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C068h | PORT8 | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C069h | PORT9 | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C06Ah | PORTA | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C06Bh | PORTB | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C06Ch | PORTC | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C06Dh | PORTD | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C06Eh | PORTE | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C06Fh | PORTF | ポートモードレジスタ | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C070h | PORTG | | PMR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C072h | PORTJ | ポートモードレジスタ | PMR | 8 | 8 | | 2ICLK 2ICLK | |
| 008 C080h | PORT0 | ポートモードレジスタ | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | 1/0ポー |
| 008 C081h | PORT0 | オープンドレイン制御レジスタ0 | ODR1 | 8 | | 2~3PCLKB | | 1/0ポー |
| | - | オープンドレイン制御レジスタ1 | | | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C082h | PORT1 | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C083h | PORT1 | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C084h | PORT2 | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C085h | PORT2 | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C086h | PORT3 | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C087h | PORT3 | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C088h | PORT4 | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C089h | PORT4 | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C08Ah | PORT5 | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C08Bh | PORT5 | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C08Ch | PORT6 | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C08Dh | PORT6 | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C08Eh | PORT7 | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C08Fh | PORT7 | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C090h | PORT8 | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C091h | PORT8 | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C092h | PORT9 | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C093h | PORT9 | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C094h | PORTA | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C095h | PORTA | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C096h | PORTB | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C097h | PORTB | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C098h | PORTC | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |

表 4.1 I/O レジスタアドレス一覧 (25 / 54)

| - 18 · - | モジュール | | レジスタ | 教 | アクセス | アクセスヤ | ナイクル数 | |
|-----------------|-------|---------------------|--------|---------|------|------------------|-------------------------------|-------|
| アドレス | シンボル | レジスタ名 | シンボル | لړ ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場 合</pclkの場 | 関連機能 |
| 008 C099h | PORTC | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C09Ah | PORTD | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C09Bh | PORTD | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C09Ch | PORTE | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C09Dh | PORTE | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C09Eh | PORTF | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C09Fh | PORTF | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0A0h | PORTG | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0A1h | PORTG | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0A4h | PORTJ | オープンドレイン制御レジスタ0 | ODR0 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0A5h | PORTJ | オープンドレイン制御レジスタ1 | ODR1 | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0C0h | PORT0 | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0C1h | PORT1 | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0C2h | PORT2 | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0C3h | PORT3 | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0C4h | PORT4 | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0C5h | PORT5 | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0C6h | PORT6 | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0C7h | PORT7 | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0C8h | PORT8 | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C0C9h | PORT9 | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0CAh | PORTA | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 008 C0CBh | PORTB | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0CCh | PORTC | | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0CDh | PORTD | プルアップ制御レジスタ | PCR | 8 | 8 | | 2ICLK | |
| 0008 C0CEh | PORTE | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | 1/0ポー |
| | PORTE | プルアップ制御レジスタ | PCR | 8 | | 2~3PCLKB | | 1/0ポー |
| 0008 C0CFh | | プルアップ制御レジスタ | | | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0D0h | PORTG | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0D2h | PORTJ | プルアップ制御レジスタ | PCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0E0h | PORT0 | 駆動能力制御レジスタ | DSCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0E2h | PORT2 | 駆動能力制御レジスタ | DSCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0E5h | PORT5 | 駆動能力制御レジスタ | DSCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0E9h | PORT9 | 駆動能力制御レジスタ | DSCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0EAh | PORTA | 駆動能力制御レジスタ | DSCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0EBh | PORTB | 駆動能力制御レジスタ | DSCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0ECh | PORTC | 駆動能力制御レジスタ | DSCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0EDh | PORTD | 駆動能力制御レジスタ | DSCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C0EEh | PORTE | 駆動能力制御レジスタ | DSCR | 8 | 8 | 2~3PCLKB | 2ICLK | I/Oポー |
| 0008 C0F0h | PORTG | 駆動能力制御レジスタ | DSCR | 8 | 8 | 2~3PCLKB | 2ICLK | 1/0ポー |
| 0008 C100h | MPC | CS出力許可レジスタ | PFCSE | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C102h | MPC | CS出力端子選択レジスタ0 | PFCSS0 | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C103h | MPC | CS出力端子選択レジスタ1 | PFCSS1 | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C104h | MPC | アドレス出力許可レジスタ0 | PFAOE0 | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C105h | MPC | アドレス出力許可レジスタ1 | PFAOE1 | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C106h | MPC | 外部バス制御レジスタ0 | PFBCR0 | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C107h | MPC | 外部バス制御レジスタ1 | PFBCR1 | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C10Eh | MPC | イーサネット制御レジスタ | PFENET | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C11Fh | MPC | 書き込みプロテクトレジスタ | PWPR | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C140h | MPC | P00 端子機能制御レジスタ | P00PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C141h | MPC | P01端子機能制御レジスタ | P01PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C142h | MPC | P02端子機能制御レジスタ | P02PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |

表 4.1 I/O レジスタアドレス一覧 (26 / 54)

| | | <u> </u> | | 数 | | アクセスサイクル数 | | |
|------------|---------------|----------------|--------------|------|-------------|--------------|---|------------|
| アドレス | モジュール シンボル | レジスタ名 | レジスタ シンボル | バット数 | アクセス サイズ | ICLK≧PCLKの場合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 0008 C143h | MPC | P03端子機能制御レジスタ | P03PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C145h | MPC | P05端子機能制御レジスタ | P05PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C147h | MPC | P07端子機能制御レジスタ | P07PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C148h | MPC | P10端子機能制御レジスタ | P10PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C149h | MPC | P11 端子機能制御レジスタ | P11PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C14Ah | MPC | P12端子機能制御レジスタ | P12PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C14Bh | MPC | P13端子機能制御レジスタ | P13PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C14Ch | MPC | P14端子機能制御レジスタ | P14PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C14Dh | MPC | P15端子機能制御レジスタ | P15PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C14Eh | MPC | P16端子機能制御レジスタ | P16PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C14Fh | MPC | P17端子機能制御レジスタ | P17PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C150h | MPC | P20端子機能制御レジスタ | P20PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C151h | MPC | P21端子機能制御レジスタ | P21PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C152h | MPC | P22端子機能制御レジスタ | P22PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C153h | MPC | P23端子機能制御レジスタ | P23PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C154h | MPC | P24端子機能制御レジスタ | P24PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C155h | MPC | P25端子機能制御レジスタ | P25PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C156h | MPC | P26端子機能制御レジスタ | P26PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C157h | MPC | P27端子機能制御レジスタ | P27PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C158h | MPC | P30端子機能制御レジスタ | P30PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C159h | MPC | P31端子機能制御レジスタ | P31PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C15Ah | MPC | P32端子機能制御レジスタ | P32PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C15Bh | MPC | | P33PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C15Ch | MPC | P33端子機能制御レジスタ | P34PFS | 8 | 8 | | 2ICLK | MPC |
| | MPC | P34端子機能制御レジスタ | P40PFS | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | MPC |
| 0008 C160h | | P40端子機能制御レジスタ | | | | 2~3PCLKB | | |
| 0008 C161h | MPC MPC | P41端子機能制御レジスタ | P41PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC MPC |
| 0008 C162h | | P42端子機能制御レジスタ | P42PFS | | | 2~3PCLKB | 2ICLK | |
| 0008 C163h | MPC | P43端子機能制御レジスタ | P43PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C164h | MPC | P44端子機能制御レジスタ | P44PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C165h | MPC | P45端子機能制御レジスタ | P45PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C166h | MPC | P46端子機能制御レジスタ | P46PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C167h | MPC | P47端子機能制御レジスタ | P47PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C168h | MPC | P50端子機能制御レジスタ | P50PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C169h | MPC | P51端子機能制御レジスタ | P51PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C16Ah | MPC | P52端子機能制御レジスタ | P52PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C16Ch | MPC | P54端子機能制御レジスタ | P54PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C16Dh | MPC | P55端子機能制御レジスタ | P55PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C16Eh | MPC | P56端子機能制御レジスタ | P56PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C170h | MPC | P60端子機能制御レジスタ | P60PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C176h | MPC | P66端子機能制御レジスタ | P66PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C177h | MPC | P67端子機能制御レジスタ | P67PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C179h | MPC | P71端子機能制御レジスタ | P71PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C17Ah | MPC | P72端子機能制御レジスタ | P72PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C17Bh | MPC | P73端子機能制御レジスタ | P73PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C17Ch | MPC | P74端子機能制御レジスタ | P74PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C17Dh | MPC | P75端子機能制御レジスタ | P75PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C17Eh | MPC | P76端子機能制御レジスタ | P76PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C17Fh | MPC | P77端子機能制御レジスタ | P77PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C180h | MPC | P80端子機能制御レジスタ | P80PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C181h | MPC | P81端子機能制御レジスタ | P81PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C182h | MPC | P82端子機能制御レジスタ | P82PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |

表4.1 I/O レジスタアドレス一覧 (27 / 54)

| アドレフ | モジュール | | レジスタ | 教 | アクセス | アクセスサイクル数 | | |
|------------|-------|---------------|--------|---------|------|------------------|---|------|
| アドレス | シンボル | レジスタ名 | シンボル | لړ ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 008 C183h | MPC | P83端子機能制御レジスタ | P83PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C186h | MPC | P86端子機能制御レジスタ | P86PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C187h | MPC | P87端子機能制御レジスタ | P87PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C188h | MPC | P90端子機能制御レジスタ | P90PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C189h | MPC | P91端子機能制御レジスタ | P91PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C18Ah | MPC | P92端子機能制御レジスタ | P92PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C18Bh | MPC | P93端子機能制御レジスタ | P93PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C18Ch | MPC | P94端子機能制御レジスタ | P94PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C18Dh | MPC | P95端子機能制御レジスタ | P95PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C18Eh | MPC | P96端子機能制御レジスタ | P96PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C18Fh | MPC | P97端子機能制御レジスタ | P97PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C190h | MPC | PAO端子機能制御レジスタ | PA0PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C191h | MPC | PA1端子機能制御レジスタ | PA1PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C192h | MPC | PA2端子機能制御レジスタ | PA2PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C193h | MPC | PA3端子機能制御レジスタ | PA3PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C194h | MPC | PA4端子機能制御レジスタ | PA4PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C195h | MPC | PA5端子機能制御レジスタ | PA5PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C196h | MPC | PA6端子機能制御レジスタ | PA6PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C197h | MPC | PA7端子機能制御レジスタ | PA7PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C198h | MPC | PB0端子機能制御レジスタ | PB0PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C199h | MPC | PB1端子機能制御レジスタ | PB1PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C19Ah | MPC | PB2端子機能制御レジスタ | PB2PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C19Bh | MPC | PB3端子機能制御レジスタ | PB3PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C19Ch | MPC | | PB4PFS | 8 | 8 | | 2ICLK | MPC |
| 0008 C19Dh | MPC | PB4端子機能制御レジスタ | PB5PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C19Eh | MPC | PB5端子機能制御レジスタ | PB6PFS | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | MPC |
| | MPC | PB6端子機能制御レジスタ | | 8 | | 2~3PCLKB | | MPC |
| 0008 C19Fh | | PB7端子機能制御レジスタ | PB7PFS | | 8 | 2~3PCLKB | 2ICLK | |
| 0008 C1A0h | MPC | PC0端子機能制御レジスタ | PC0PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1A1h | MPC | PC1端子機能制御レジスタ | PC1PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1A2h | MPC | PC2端子機能制御レジスタ | PC2PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1A3h | MPC | PC3端子機能制御レジスタ | PC3PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1A4h | MPC | PC4端子機能制御レジスタ | PC4PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1A5h | MPC | PC5端子機能制御レジスタ | PC5PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1A6h | MPC | PC6端子機能制御レジスタ | PC6PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1A7h | MPC | PC7端子機能制御レジスタ | PC7PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1A8h | MPC | PD0端子機能制御レジスタ | PD0PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1A9h | MPC | PD1端子機能制御レジスタ | PD1PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1AAh | MPC | PD2端子機能制御レジスタ | PD2PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1ABh | MPC | PD3端子機能制御レジスタ | PD3PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1ACh | MPC | PD4端子機能制御レジスタ | PD4PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1ADh | MPC | PD5端子機能制御レジスタ | PD5PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1AEh | MPC | PD6端子機能制御レジスタ | PD6PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1AFh | MPC | PD7端子機能制御レジスタ | PD7PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1B0h | MPC | PE0端子機能制御レジスタ | PE0PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1B1h | MPC | PE1端子機能制御レジスタ | PE1PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1B2h | MPC | PE2端子機能制御レジスタ | PE2PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1B3h | MPC | PE3端子機能制御レジスタ | PE3PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1B4h | MPC | PE4端子機能制御レジスタ | PE4PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1B5h | MPC | PE5端子機能制御レジスタ | PE5PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1B6h | MPC | PE6端子機能制御レジスタ | PE6PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1B7h | MPC | PE7端子機能制御レジスタ | PE7PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |

表4.1 I/O レジスタアドレス一覧 (28 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ット数 | アクセス | ICLK≧PCLKの場 | ナイクル数 ICLK <pclkの場< th=""><th>関連機能</th></pclkの場<> | 関連機能 |
|---------------------------|--------|-------------------------------|----------------|--------|------|----------------|--|---------------|
| ,,,,,, | シンボル | 7,7,7,1 | シンボル | , , | サイズ | ICLK ≦ PCLKの場合 | ICLK < PCLKの場合 | 12122 132 110 |
| 0008 C1B8h | MPC | PF0端子機能制御レジスタ | PF0PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1B9h | MPC | PF1端子機能制御レジスタ | PF1PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1BAh | MPC | PF2端子機能制御レジスタ | PF2PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1BDh | MPC | PF5端子機能制御レジスタ | PF5PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 008 C1C0h | MPC | PG0端子機能制御レジスタ | PG0PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1C1h | MPC | PG1端子機能制御レジスタ | PG1PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1C2h | MPC | PG2端子機能制御レジスタ | PG2PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1C3h | MPC | PG3端子機能制御レジスタ | PG3PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1C4h | MPC | PG4端子機能制御レジスタ | PG4PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1C5h | MPC | PG5端子機能制御レジスタ | PG5PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1C6h | MPC | PG6端子機能制御レジスタ | PG6PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1C7h | MPC | PG7端子機能制御レジスタ | PG7PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1D3h | MPC | PJ3端子機能制御レジスタ | PJ3PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C1D5h | MPC | PJ5端子機能制御レジスタ | PJ5PFS | 8 | 8 | 2~3PCLKB | 2ICLK | MPC |
| 0008 C280h | SYSTEM | ディープスタンバイコントロールレジスタ | DPSBYCR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力低 機能 |
| 0008 C282h | SYSTEM | ディープスタンバイインタラプトイネーブルレ ジスタ0 | DPSIER0 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力低 機能 |
| 0008 C283h | SYSTEM | ディープスタンバイインタラプトイネーブルレ ジスタ1 | DPSIER1 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力低 機能 |
| 0008 C284h | SYSTEM | ディープスタンバイインタラプトイネーブルレ ジスタ2 | DPSIER2 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力低 機能 |
| 0008 C285h | SYSTEM | ディープスタンバイインタラプトイネーブルレ ジスタ3 | DPSIER3 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力但 機能 |
| 0008 C286h | SYSTEM | ディープスタンバイインタラプトフラグレジス タ 0 | DPSIFR0 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力但 機能 |
| 0008 C287h | SYSTEM | ディープスタンバイインタラプトフラグレジス タ1 | DPSIFR1 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力但 機能 |
| 0008 C288h | SYSTEM | ディープスタンバイインタラプトフラグレジス タ2 | DPSIFR2 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力但 機能 |
| 0008 C289h | SYSTEM | ディープスタンバイインタラプトフラグレジス タ3 | DPSIFR3 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力但 機能 |
| 0008 C28Ah | SYSTEM | ディープスタンバイインタラプトエッジレジス タ0 | DPSIEGR0 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力但 機能 |
| 0008 C28Bh | SYSTEM | ディープスタンバイインタラプトエッジレジス タ1 | DPSIEGR1 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力但 機能 |
| 0008 C28Ch | SYSTEM | ディープスタンバイインタラプトエッジレジス タ2 | DPSIEGR2 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力但 機能 |
| 0008 C28Dh | SYSTEM | ディープスタンバイインタラプトエッジレジス タ3 | DPSIEGR3 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力但 機能 |
| 0008 C290h | SYSTEM | リセットステータスレジスタ0 | RSTSR0 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | リセット |
| 0008 C291h | SYSTEM | リセットステータスレジスタ1 | RSTSR1 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | リセット |
| 0008 C293h | SYSTEM | メインクロック発振器強制発振コントロールレ ジスタ | MOFCR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | クロック発 回路 |
| 0008 C294h | SYSTEM | 高速オンチップオシレータ電源コントロールレ ジスタ | HOCOPCR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | クロック発 回路 |
| 0008 C297h | SYSTEM | 電圧監視回路制御レジスタ | LVCMPCR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | LDVA |
| 0008 C298h | SYSTEM | 電圧検出レベル選択レジスタ | LVDLVLR | 8 | 8 | 4∼5PCLKB | 2~3ICLK | LDVA |
| 0008 C29Ah | SYSTEM | 電圧監視1回路制御レジスタ0 | LVD1CR0 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | LDVA |
| 0008 C29Bh | SYSTEM | 電圧監視2回路制御レジスタ0 | LVD2CR0 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | LDVA |
| 0008 C2A0h~ 0008 C2BFh | SYSTEM | ディープスタンバイバックアップレジスタ0~ 31 | DPSBKR0~ 31 | 8 | 8 | 4∼5PCLKB | 2~3ICLK | 消費電力但 機能 |
| 0008 C400h | RTC | 64Hzカウンタ | R64CNT | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C402h | RTC | 秒カウンタ | RSECCNT | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C402h | RTC | バイナリカウンタ0 | BCNT0 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C404h | RTC | 分カウンタ | RMINCNT | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C404h | RTC | バイナリカウンタ1 | BCNT1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C406h | RTC | 時カウンタ | RHRCNT | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C406h | RTC | バイナリカウンタ2 | BCNT2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C408h | RTC | 曜日カウンタ | RWKCNT | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |

表4.1 I/O レジスタアドレス一覧 (29 / 54)

| マドレフ | モジュール | しぶっカタ | レジスタ | を数 | アクセス | アクセスサイクル数 | | 月月2吉+松から |
|------------|-------|---------------------|----------|---------|------|--------------|---|----------|
| アドレス | シンボル | レジスタ名 | シンボル | لب ٽ | サイズ | ICLK≧PCLKの場合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 008 C408h | RTC | バイナリカウンタ3 | BCNT3 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 008 C40Ah | RTC | 日カウンタ | RDAYCNT | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 008 C40Ch | RTC | 月カウンタ | RMONCNT | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 008 C40Eh | RTC | 年カウンタ | RYRCNT | 16 | 16 | 2~3PCLKB | 2ICLK | RTCd |
| 008 C410h | RTC | 秒アラームレジスタ | RSECAR | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C410h | RTC | バイナリカウンタ0アラームレジスタ | BCNT0AR | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C412h | RTC | 分アラームレジスタ | RMINAR | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C412h | RTC | バイナリカウンタ1アラームレジスタ | BCNT1AR | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C414h | RTC | 時アラームレジスタ | RHRAR | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C414h | RTC | バイナリカウンタ2アラームレジスタ | BCNT2AR | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C416h | RTC | 曜日アラームレジスタ | RWKAR | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C416h | RTC | バイナリカウンタ3アラームレジスタ | BCNT3AR | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C418h | RTC | 日アラームレジスタ | RDAYAR | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C418h | RTC | バイナリカウンタ0アラーム許可レジスタ | BCNT0AER | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C41Ah | RTC | 月アラームレジスタ | RMONAR | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C41Ah | RTC | バイナリカウンタ1アラーム許可レジスタ | BCNT1AER | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C41Ch | RTC | 年アラームレジスタ | RYRAR | 16 | 16 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C41Ch | RTC | バイナリカウンタ2アラーム許可レジスタ | BCNT2AER | 16 | 16 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C41Eh | RTC | 年アラーム許可レジスタ | RYRAREN | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C41Eh | RTC | バイナリカウンタ3アラーム許可レジスタ | BCNT3AER | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C422h | RTC | RTCコントロールレジスタ1 | RCR1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C424h | RTC | RTCコントロールレジスタ2 | RCR2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C426h | RTC | | RCR3 | 8 | 8 | | 2ICLK | RTCd |
| 0008 C428h | RTC | RTCコントロールレジスタ3 | RCR4 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| | RTC | RTCコントロールレジスタ4 | RFRH | 16 | | 2~3PCLKB | | |
| 0008 C42Ah | - | 周波数レジスタH | | | 16 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C42Ch | RTC | 周波数レジスタL | RFRL | 16 | 16 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C42Eh | RTC | 時計誤差補正レジスタ | RADJ | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C440h | RTC | 時間キャプチャ制御レジスタ 0 | RTCCR0 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C442h | RTC | 時間キャプチャ制御レジスタ1 | RTCCR1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C444h | RTC | 時間キャプチャ制御レジスタ2 | RTCCR2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C452h | RTC | 秒キャプチャレジスタ 0 | RSECCP0 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C452h | RTC | BCNT0キャプチャレジスタ0 | BCNT0CP0 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C454h | RTC | 分キャプチャレジスタ0 | RMINCP0 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C454h | RTC | BCNT1キャプチャレジスタ 0 | BCNT1CP0 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C456h | RTC | 時キャプチャレジスタ0 | RHRCP0 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C456h | RTC | BCNT2キャプチャレジスタ0 | BCNT2CP0 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C45Ah | RTC | 日キャプチャレジスタ0 | RDAYCP0 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C45Ah | RTC | BCNT3キャプチャレジスタ 0 | BCNT3CP0 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C45Ch | RTC | 月キャプチャレジスタ0 | RMONCP0 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C462h | RTC | 秒キャプチャレジスタ1 | RSECCP1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C462h | RTC | BCNT0キャプチャレジスタ1 | BCNT0CP1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C464h | RTC | 分キャプチャレジスタ1 | RMINCP1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 008 C464h | RTC | BCNT1キャプチャレジスタ1 | BCNT1CP1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 008 C466h | RTC | 時キャプチャレジスタ1 | RHRCP1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 008 C466h | RTC | BCNT2キャプチャレジスタ1 | BCNT2CP1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C46Ah | RTC | 日キャプチャレジスタ1 | RDAYCP1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C46Ah | RTC | BCNT3キャプチャレジスタ1 | BCNT3CP1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C46Ch | RTC | 月キャプチャレジスタ1 | RMONCP1 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C472h | RTC | 秒キャプチャレジスタ2 | RSECCP2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C472h | RTC | BCNT0キャプチャレジスタ2 | BCNT0CP2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| | RTC | 分キャプチャレジスタ2 | RMINCP2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |

表 4.1 I/O レジスタアドレス一覧 (30 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | を数 | アクセス | | ナイクル数 | 関連機能 |
|---------------------------|-------|----------------------------------|----------|--------|-----------|----------------------|--|--------------|
| 7 1 1 1 | シンボル | レジスする | シンボル | л ÿ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>判建俄能</th></pclkの場合<> | 判 建俄能 |
| 0008 C474h | RTC | BCNT1キャプチャレジスタ2 | BCNT1CP2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 008 C476h | RTC | 時キャプチャレジスタ2 | RHRCP2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 008 C476h | RTC | BCNT2キャプチャレジスタ2 | BCNT2CP2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C47Ah | RTC | 日キャプチャレジスタ2 | RDAYCP2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 008 C47Ah | RTC | BCNT3キャプチャレジスタ2 | BCNT3CP2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C47Ch | RTC | 月キャプチャレジスタ2 | RMONCP2 | 8 | 8 | 2~3PCLKB | 2ICLK | RTCd |
| 0008 C4C0h | POE3 | 入力レベルコントロール/ステータスレジスタ1 | ICSR1 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4C2h | POE3 | 出力レベルコントロール/ステータスレジスタ1 | OCSR1 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4C4h | POE3 | 入力レベルコントロール/ステータスレジスタ2 | ICSR2 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4C6h | POE3 | 出力レベルコントロール/ステータスレジスタ2 | OCSR2 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4C8h | POE3 | 入力レベルコントロール/ステータスレジスタ3 | ICSR3 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4CAh | POE3 | ソフトウェアポートアウトプットイネーブルレ ジスタ | SPOER | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4CBh | POE3 | ポートアウトプットイネーブルコントロールレ ジスタ1 | POECR1 | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4CCh | POE3 | ポートアウトプットイネーブルコントロールレ ジスタ2 | POECR2 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4CEh | POE3 | ポートアウトプットイネーブルコントロールレ ジスタ3 | POECR3 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4D0h | POE3 | ポートアウトプットイネーブルコントロールレ ジスタ4 | POECR4 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4D2h | POE3 | ポートアウトプットイネーブルコントロールレ ジスタ5 | POECR5 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 008 C4D4h | POE3 | ポートアウトプットイネーブルコントロールレ ジスタ6 | POECR6 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 008 C4D6h | POE3 | 入力レベルコントロール/ステータスレジスタ4 | ICSR4 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 008 C4D8h | POE3 | 入力レベルコントロール/ステータスレジスタ5 | ICSR5 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 008 C4DAh | POE3 | アクティブレベルレジスタ1 | ALR1 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4DCh | POE3 | 入力レベルコントロール/ステータスレジスタ6 | ICSR6 | 16 | 16 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4E0h | POE3 | GPT0端子選択レジスタ | G0SELR | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4E1h | POE3 | GPT1端子選択レジスタ | G1SELR | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4E2h | POE3 | GPT2端子選択レジスタ | G2SELR | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4E3h | POE3 | GPT3端子選択レジスタ | G3SELR | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4E4h | POE3 | MTU0端子選択レジスタ1 | M0SELR1 | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4E5h | POE3 | MTU0端子選択レジスタ2 | M0SELR2 | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4E6h | POE3 | MTU3端子選択レジスタ | M3SELR | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4E7h | POE3 | MTU4端子選択レジスタ1 | M4SELR1 | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4E8h | POE3 | MTU4端子選択レジスタ2 | M4SELR2 | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C4E9h | POE3 | MTU/GPT端子機能選択レジスタ | MGSELR | 8 | 8 | 2~3PCLKB | 2ICLK | POE3 |
| 0008 C500h | TEMPS | 温度センサコントロールレジスタ | TSCR | 8 | 8 | 2~3PCLKB | 2ICLK | TEMPS |
| 0008 C5C0h | DA | D/A A/D 同期ユニット選択レジスタ | DAADUSR | 8 | 8 | 2~3PCLKB | 2ICLK | R12DA |
| 0009 0200h~ | CAN0 | メールボックスレジスタ0~31 | MB0~31 | 128 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0400h~ 0009 041Fh | CAN0 | マスクレジスタ0~7 | MKR0~7 | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0420h | CAN0 | FIFO受信ID比較レジスタ 0 | FIDCR0 | 32 | 8, 16, 32 | 2∼3PCLKB | 2ICLK | CAN |
| 0009 0424h | CAN0 | FIFO受信ID比較レジスタ1 | FIDCR1 | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0428h | CAN0 | マスク無効レジスタ | MKIVLR | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 000 042Ch | CAN0 | メールボックス割り込み許可レジスタ | MIER | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 009 0820h~ 009 083Fh | CAN0 | メッセージ制御レジスタ0~31 | MCTL0~31 | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0840h | CAN0 | 制御レジスタ | CTLR | 16 | 8, 16 | 2∼3PCLKB | 2ICLK | CAN |
| 0009 0842h | CAN0 | ステータスレジスタ | STR | 16 | 8, 16 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0844h | CAN0 | | BCR | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK 2ICLK | CAN |
| 0009 0848h | CAN0 | ビットコンフィギュレーションレジスタ | RFCR | 8 | 8 | 2~3PCLKB | 2ICLK 2ICLK | CAN |
| 0009 0849h | CAN0 | 受信FIFO制御レジスタ | RFPCR | 8 | 8 | | 2ICLK 2ICLK | CAN |
| 0009 084Ah | CAN0 | 受信FIFOポインタ制御レジスタ 送信FIFO制御レジスタ | TFCR | 8 | 8 | 2~3PCLKB 2~3PCLKB | 2ICLK 2ICLK | CAN |

表 4.1 I/O レジスタアドレス一覧 (31 / 54)

| | モジュール | | レジスタ | 教 | アクセス | アクセスヤ | ナイクル数 | |
|----------------------------|-------|---------------------|----------|-----|-----------|------------------|-------------------------------|------|
| アドレス | シンボル | レジスタ名 | シンボル | ボッ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場 合</pclkの場 | 関連機能 |
| 0009 084Bh | CAN0 | 送信FIFOポインタ制御レジスタ | TFPCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 084Ch | CAN0 | エラー割り込み許可レジスタ | EIER | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 009 084Dh | CAN0 | エラー割り込み要因判定レジスタ | EIFR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 084Eh | CAN0 | 受信エラーカウントレジスタ | RECR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 084Fh | CAN0 | 送信エラーカウントレジスタ | TECR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0850h | CAN0 | エラーコード格納レジスタ | ECSR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0851h | CAN0 | チャネルサーチサポートレジスタ | CSSR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0852h | CAN0 | メールボックスサーチステータスレジスタ | MSSR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0853h | CAN0 | メールボックスサーチモードレジスタ | MSMR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0854h | CAN0 | タイムスタンプレジスタ | TSR | 16 | 8, 16 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0856h | CAN0 | アクセプタンスフィルタサポートレジスタ | AFSR | 16 | 8, 16 | 2~3PCLKB | 2ICLK | CAN |
| 0009 0858h | CAN0 | テスト制御レジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1200h~ 0009 13FFh | CAN1 | メールボックスレジスタ0~31 | MB0 ~ 31 | 128 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1400h~ 0009 141Fh | CAN1 | マスクレジスタ0~7 | MKR0∼7 | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1420h | CAN1 | FIFO受信ID比較レジスタ0 | FIDCR0 | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1424h | CAN1 | FIFO受信ID比較レジスタ1 | FIDCR1 | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1428h | CAN1 | マスク無効レジスタ | MKIVLR | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 142Ch | CAN1 | メールボックス割り込み許可レジスタ | MIER | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1820h~ 0009 183Fh | CAN1 | メッセージ制御レジスタ0~31 | MCTL0∼31 | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1840h | CAN1 | 制御レジスタ | CTLR | 16 | 8, 16 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1842h | CAN1 | ステータスレジスタ | STR | 16 | 8, 16 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1844h | CAN1 | ビットコンフィギュレーションレジスタ | BCR | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1848h | CAN1 | 受信FIFO制御レジスタ | RFCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1849h | CAN1 | 受信FIFOポインタ制御レジスタ | RFPCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 184Ah | CAN1 | 送信FIFO制御レジスタ | TFCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 184Bh | CAN1 | 送信FIFOポインタ制御レジスタ | TFPCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 184Ch | CAN1 | エラー割り込み許可レジスタ | EIER | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 184Dh | CAN1 | エラー割り込み要因判定レジスタ | EIFR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 184Eh | CAN1 | 受信エラーカウントレジスタ | RECR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 184Fh | CAN1 | 送信エラーカウントレジスタ | TECR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1850h | CAN1 | エラーコード格納レジスタ | ECSR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1851h | CAN1 | チャネルサーチサポートレジスタ | CSSR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1852h | CAN1 | メールボックスサーチステータスレジスタ | MSSR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1853h | CAN1 | メールボックスサーチモードレジスタ | MSMR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1854h | CAN1 | タイムスタンプレジスタ | TSR | 16 | 8, 16 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1856h | CAN1 | アクセプタンスフィルタサポートレジスタ | AFSR | 16 | 8, 16 | 2~3PCLKB | 2ICLK | CAN |
| 0009 1858h | CAN1 | テスト制御レジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2200h~ 0009 23FFh | CAN2 | メールボックスレジスタ 0 ~ 31 | MB0 ~ 31 | 128 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2400h ~ 0009 241Fh | CAN2 | マスクレジスタ0~7 | MKR0∼7 | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2420h | CAN2 | FIFO受信ID比較レジスタ0 | FIDCR0 | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2424h | CAN2 | FIFO受信ID比較レジスタ1 | FIDCR1 | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2428h | CAN2 | マスク無効レジスタ | MKIVLR | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 242Ch | CAN2 | メールボックス割り込み許可レジスタ | MIER | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2820h~ 0009 283Fh | CAN2 | メッセージ制御レジスタ0~31 | MCTL0∼31 | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2840h | CAN2 | 制御レジスタ | CTLR | 16 | 8, 16 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2842h | CAN2 | ステータスレジスタ | STR | 16 | 8, 16 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2844h | CAN2 | ビットコンフィギュレーションレジスタ | BCR | 32 | 8, 16, 32 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2848h | CAN2 | 受信FIFO制御レジスタ | RFCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |

表 4.1 I/O レジスタアドレス一覧 (32 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ト数 | アクセス | | ナイクル数 | 関連機能 |
|----------------------------|-------|-------------------------------|----------------|---------|-------|----------------------|---|-------------|
| 7 | シンボル | DDA94 | シンボル | لم ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th> 判 建 放 1</th></pclkの場合<> | 判 建 放 1 |
| 0009 2849h | CAN2 | 受信FIFOポインタ制御レジスタ | RFPCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 284Ah | CAN2 | 送信FIFO制御レジスタ | TFCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 284Bh | CAN2 | 送信FIFOポインタ制御レジスタ | TFPCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 284Ch | CAN2 | エラー割り込み許可レジスタ | EIER | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 284Dh | CAN2 | エラー割り込み要因判定レジスタ | EIFR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 284Eh | CAN2 | 受信エラーカウントレジスタ | RECR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 284Fh | CAN2 | 送信エラーカウントレジスタ | TECR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2850h | CAN2 | エラーコード格納レジスタ | ECSR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2851h | CAN2 | チャネルサーチサポートレジスタ | CSSR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2852h | CAN2 | メールボックスサーチステータスレジスタ | MSSR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2853h | CAN2 | メールボックスサーチモードレジスタ | MSMR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2854h | CAN2 | タイムスタンプレジスタ | TSR | 16 | 8, 16 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2856h | CAN2 | | AFSR | 16 | 8, 16 | 2~3PCLKB | 2ICLK | CAN |
| 0009 2858h | CAN2 | テスト制御レジスタ | TCR | 8 | 8 | 2~3PCLKB | 2ICLK | CAN |
| 0009 4200h | CMTW0 | タイマスタートレジスタ | CMWSTR | 16 | 16 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4204h | CMTW0 | タイマコントロールレジスタ | CMWCR | 16 | 16 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4208h | CMTW0 | タイマI/O コントロールレジスタ | CMWIOR | 16 | 16 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4210h | CMTW0 | タイマカウンタ | CMWCNT | 32 | 32 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4214h | CMTW0 | | CMWCOR | 32 | 32 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4218h | CMTW0 | コンペアマッチコンスタントレジスタ | CMWICR0 | 32 | 32 | | 2ICLK | CMTW |
| | | インプットキャプチャレジスタ0 | | | | 2~3PCLKB | | |
| 0009 421Ch | CMTW0 | インプットキャプチャレジスタ1 | CMWICR1 | 32 | 32 | 2~3PCLKB | 2ICLK | CMTW |
| 009 4220h | CMTW0 | アウトプットコンペアレジスタ0 | CMWOCR0 | 32 | 32 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4224h | CMTW0 | アウトプットコンペアレジスタ1 | CMWOCR1 | 32 | 32 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4280h | CMTW1 | タイマスタートレジスタ | CMWSTR | 16 | 16 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4284h | CMTW1 | タイマコントロールレジスタ | CMWCR | 16 | 16 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4288h | CMTW1 | タイマI/O コントロールレジスタ | CMWIOR | 16 | 16 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4290h | CMTW1 | タイマカウンタ | CMWCNT | 32 | 32 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4294h | CMTW1 | コンペアマッチコンスタントレジスタ | CMWCOR | 32 | 32 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 4298h | CMTW1 | インプットキャプチャレジスタ0 | CMWICR0 | 32 | 32 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 429Ch | CMTW1 | インプットキャプチャレジスタ1 | CMWICR1 | 32 | 32 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 42A0h | CMTW1 | アウトプットコンペアレジスタ0 | CMWOCR0 | 32 | 32 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 42A4h | CMTW1 | アウトプットコンペアレジスタ1 | CMWOCR1 | 32 | 32 | 2~3PCLKB | 2ICLK | CMTW |
| 0009 8000h ~ 0009 D6BFh | SRC | フィルタ係数テーブル0~5551 | SRCFCTR0 ~5551 | 32 | 32 | 4∼5PCLKB | 2~3ICLK | SRC |
| 0009 DFF0h | SRC | 入力データレジスタ | SRCID | 32 | 32 | 5∼6PCLKB | 2~3ICLK | SRC |
| 0009 DFF4h | SRC | 出力データレジスタ | SRCOD | 32 | 32 | 5~6PCLKB | 2~3ICLK | SRC |
| 0009 DFF8h | SRC | 入力データ制御レジスタ | SRCIDCTRL | 16 | 16 | 4∼5PCLKB | 2~3ICLK | SRC |
| 0009 DFFAh | SRC | 出力データ制御レジスタ | SRCODCTRL | 16 | 16 | 4∼5PCLKB | 2~3ICLK | SRC |
| 0009 DFFCh | SRC | 制御レジスタ | SRCCTRL | 16 | 16 | 4∼5PCLKB | 2~3ICLK | SRC |
| 0009 DFFEh | SRC | ステータスレジスタ | SRCSTAT | 16 | 16 | 4∼5PCLKB | 2~3ICLK | SRC |
| 000A 0000h | USB0 | システムコンフィギュレーションコントロール レジスタ | SYSCFG | 16 | 16 | 3∼4PCLKB | 2ICLK | USBb |
| 000A 0004h | USB0 | システムコンフィギュレーションステータスレ ジスタ0 | SYSSTS0 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の整数 切り上げ以上 (注5) | USBb |
| 00A 0008h | USB0 | デバイスステートコントロールレジスタ0 | DVSTCTR0 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の整数 切り上げ以上 (注5) | USBb |
| 000A 0014h | USB0 | CFIFOポートレジスタ | CFIFO | 16 | 8, 16 | 3∼4PCLKB | 2ICLK | USBb |
| 000A 0018h | USB0 | D0FIFOポートレジスタ | D0FIFO | 16 | 8, 16 | 3~4PCLKB | 2ICLK | USBb |
| 000A 001Ch | USB0 | D1FIFOポートレジスタ | D1FIFO | 16 | 8, 16 | 3~4PCLKB 3~4PCLKB | 2ICLK | USBb |
| 000A 0020h | USB0 | CFIFOポート選択レジスタ | CFIFOSEL | 16 | 16 | 3~4PCLKB 3~4PCLKB | 2ICLK | USBb |
| .50/ (502011 | 3050 | OI II O小 「歴派レンヘブ | 51 11 OOLL | ٥٠ | 10 | J-74FULNB | ZIOLIN | 0000 |

表 4.1 I/O レジスタアドレス一覧 (33 / 54)

| マビニマ | モジュール | 1.257 5 5 | レジスタ | 数数 | アクセス | | サイクル数 | 日日・本・1巻ム |
|------------|-------|----------------------|-----------|--------|------|------------------|---|----------|
| アドレス | シンボル | レジスタ名 | シンボル | n ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 00A 0028h | USB0 | D0FIFOポート選択レジスタ | D0FIFOSEL | 16 | 16 | 3∼4PCLKB | 2ICLK | USBb |
| 00A 002Ah | USB0 | D0FIFOポートコントロールレジスタ | D0FIFOCTR | 16 | 16 | 3∼4PCLKB | 2ICLK | USBb |
| 000A 002Ch | USB0 | D1FIFOポート選択レジスタ | D1FIFOSEL | 16 | 16 | 3∼4PCLKB | 2ICLK | USBb |
| 000A 002Eh | USB0 | D1FIFOポートコントロールレジスタ | D1FIFOCTR | 16 | 16 | 3∼4PCLKB | 2ICLK | USBb |
| 000A 0030h | USB0 | 割り込み許可レジスタ0 | INTENB0 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0032h | USB0 | 割り込み許可レジスタ1 | INTENB1 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0036h | USB0 | BRDY割り込み許可レジスタ | BRDYENB | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0038h | USB0 | NRDY割り込み許可レジスタ | NRDYENB | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 003Ah | USB0 | BEMP割り込み許可レジスタ | BEMPENB | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 003Ch | USB0 | SOF出力コンフィギュレーションレジスタ | SOFCFG | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0040h | USB0 | 割り込みステータスレジスタ0 | INTSTS0 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0042h | USB0 | 割り込みステータスレジスタ1 | INTSTS1 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0046h | USB0 | BRDY割り込みステータスレジスタ | BRDYSTS | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0048h | USB0 | NRDY割り込みステータスレジスタ | NRDYSTS | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 004Ah | USB0 | BEMP割り込みステータスレジスタ | BEMPSTS | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 004Ch | USB0 | フレームナンバレジスタ | FRMNUM | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 004Eh | USB0 | デバイスステート切り替えレジスタ | DVCHGR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0050h | USB0 | USBアドレスレジスタ | USBADDR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0054h | USB0 | USBリクエストタイプレジスタ | USBREQ | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0056h | USB0 | USBリクエストバリューレジスタ | USBVAL | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0058h | USB0 | USBリクエストインデックスレジスタ | USBINDX | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 005Ah | USB0 | USBリクエストレングスレジスタ | USBLENG | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 005Ch | USB0 | DCPコンフィギュレーションレジスタ | DCPCFG | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |

表 4.1 I/O レジスタアドレス一覧 (34 / 54)

| | モジュール | | レジスタ | 教 | アクセス | アクセスヤ | ナイクル数 | |
|------------|-------|-------------------------------|----------|--------|------|------------------|---|------|
| アドレス | シンボル | レジスタ名 | シンボル | л У | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 000A 005Eh | USB0 | DCPマックスパケットサイズレジスタ | DCPMAXP | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0060h | USB0 | DCPコントロールレジスタ | DCPCTR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0064h | USB0 | パイプウィンドウ選択レジスタ | PIPESEL | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0068h | USB0 | パイプコンフィギュレーションレジスタ | PIPECFG | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 006Ch | USB0 | パイプマックスパケットサイズレジスタ | PIPEMAXP | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 006Eh | USB0 | パイプ周期制御レジスタ | PIPEPERI | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0070h | USB0 | パイプ1コントロールレジスタ | PIPE1CTR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0072h | USB0 | パイプ2コントロールレジスタ | PIPE2CTR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0074h | USB0 | パイプ3コントロールレジスタ | PIPE3CTR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0076h | USB0 | パイプ4コントロールレジスタ | PIPE4CTR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0078h | USB0 | パイプ5コントロールレジスタ | PIPE5CTR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 007Ah | USB0 | パイプ6コントロールレジスタ | PIPE6CTR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 007Ch | USB0 | パイプ7コントロールレジスタ | PIPE7CTR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 007Eh | USB0 | パイプ8コントロールレジスタ | PIPE8CTR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0080h | USB0 | パイプ9コントロールレジスタ | PIPE9CTR | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0090h | USB0 | パイプ1トランザクションカウンタイネーブル レジスタ | PIPE1TRE | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0092h | USB0 | パイプ1トランザクションカウンタレジスタ | PIPE1TRN | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0094h | USB0 | パイプ2トランザクションカウンタイネーブル レジスタ | PIPE2TRE | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0096h | USB0 | パイプ2トランザクションカウンタレジスタ | PIPE2TRN | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0098h | USB0 | パイプ3トランザクションカウンタイネーブル レジスタ | PIPE3TRE | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 009Ah | USB0 | パイプ3トランザクションカウンタレジスタ | PIPE3TRN | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |

表4.1 I/O レジスタアドレス一覧 (35 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | 教 | アクセス | | サイクル数 | 関連機能 |
|------------|--------|-------------------------------------|----------|--------|------|---------------------------------------|---|-----------|
| 7100 | シンボル | U > X > Y = | シンボル | л У | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th> 大王 从 ft</th></pclkの場合<> | 大王 从 ft |
| 000A 009Ch | USB0 | パイプ4トランザクションカウンタイネーブル レジスタ | PIPE4TRE | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 009Eh | USB0 | パイプ4トランザクションカウンタレジスタ | PIPE4TRN | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 00A0h | USB0 | パイプ5トランザクションカウンタイネーブル レジスタ | PIPE5TRE | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 00A2h | USB0 | パイプ5トランザクションカウンタレジスタ | PIPE5TRN | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 00D0h | USB0 | デバイスアドレス0コンフィギュレーションレ ジスタ | DEVADD0 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 00D2h | USB0 | デバイスアドレス1コンフィギュレーションレ ジスタ | DEVADD1 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 00D4h | USB0 | デバイスアドレス2コンフィギュレーションレ ジスタ | DEVADD2 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 00D6h | USB0 | デバイスアドレス3コンフィギュレーションレ ジスタ | DEVADD3 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 00D8h | USB0 | デバイスアドレス4コンフィギュレーションレ ジスタ | DEVADD4 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 00DAh | USB0 | デバイスアドレス5コンフィギュレーションレ ジスタ | DEVADD5 | 16 | 16 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 00F0h | USB0 | PHYクロスポイント調整レジスタ | PHYSLEW | 32 | 32 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0400h | USB | ディープスタンパイUSB トランシーパ制御/端 子モニタレジスタ | DPUSR0R | 32 | 32 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0404h | USB | ディープスタンパイUSBサスペンド/レジューム 割り込みレジスタ | DPUSR1R | 32 | 32 | 9PCLKB以上 | 1+9×(ICLK/PCLKB の周波数比) の周波 数 (注5) | USBb |
| 000A 0500h | PDC | PDC 制御レジスタ 0 | PCCR0 | 32 | 32 | 2~3PCLKB | 2ICLK | PDC |
| 00A 0504h | PDC | PDC 制御レジスタ1 | PCCR1 | 32 | 32 | 2~3PCLKB | 2ICLK | PDC |
| 00A 0508h | PDC | PDC ステータスレジスタ | PCSR | 32 | 32 | 2~3PCLKB | 2ICLK | PDC |
| 00A 050Ch | PDC | PDC 端子モニタレジスタ | PCMONR | 32 | 32 | 2~3PCLKB | 2ICLK | PDC |
| 00A 0510h | PDC | PDC 受信データレジスタ | PCDR | 32 | 32 | 2~3PCLKB | 2ICLK | PDC |
| 00A 0514h | PDC | 垂直方向キャプチャレジスタ | VCR | 32 | 32 | 2~3PCLKB | 2ICLK | PDC |
| 00A 0518h | PDC | 水平方向キャプチャレジスタ | HCR | 32 | 32 | 2~3PCLKB | 2ICLK | PDC |
| 000C 0000h | EDMAC0 | EDMACモードレジスタ | EDMR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0008h | EDMAC0 | EDMAC送信要求レジスタ | EDTRR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0010h | EDMAC0 | EDMAC受信要求レジスタ | EDRRR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0018h | EDMAC0 | 送信ディスクリプタリスト先頭アドレスレジス タ | TDLAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0020h | EDMAC0 | 受信ディスクリプタリスト先頭アドレスレジス タ | RDLAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0028h | EDMAC0 | ETHERC/EDMACステータスレジスタ | EESR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0030h | EDMAC0 | ETHERC/EDMACステータス割り込み許可レジスタ | EESIPR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0038h | EDMAC0 | ETHERC/EDMAC送受信ステータスコピー指示 レジスタ | TRSCER | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0040h | EDMAC0 | ミスドフレームカウンタレジスタ | RMFCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0048h | EDMAC0 | 送信FIFOしきい値指定レジスタ | TFTR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| | + | | | - | | · · · · · · · · · · · · · · · · · · · | | |

表4.1 I/O レジスタアドレス一覧 (36 / 54)

| | モジュール | | レジスタ | 教 | アクセス | アクセスヤ | ナイクル数 | gm sale ton |
|--------------------------|---------|-----------------------------------|----------|---------|------|------------------|---|-------------|
| アドレス | シンボル | レジスタ名 | シンボル | لړ ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 000C 0058h | EDMAC0 | 受信方式制御レジスタ | RMCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 00C 0064h | EDMAC0 | 送信FIFOアンダフローカウント | TFUCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 00C 0068h | EDMAC0 | 受信FIFOオーバフローカウント | RFOCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 006Ch | EDMAC0 | 個別出力信号設定レジスタ | IOSR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0070h | EDMAC0 | フロー制御開始FIFOしきい値設定レジスタ | FCFTR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0078h | EDMAC0 | 受信データパディング挿入設定レジスタ | RPADIR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 007Ch | EDMAC0 | 送信割り込み設定レジスタ | TRIMD | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 00C8h | EDMAC0 | 受信バッファライトアドレスレジスタ | RBWAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 00CCh | EDMAC0 | 受信ディスクリプタフェッチアドレスレジスタ | RDFAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 00D4h | EDMAC0 | 送信バッファリードアドレスレジスタ | TBRAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 00D8h | EDMAC0 | 送信ディスクリプタフェッチアドレスレジスタ | TDFAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0100h | ETHERC0 | ETHERCモードレジスタ | ECMR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000C 0108h | ETHERC0 | 受信フレーム長上限レジスタ | RFLR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0110h | ETHERC0 | ETHERCステータスレジスタ | ECSR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 00C 0118h | ETHERC0 | ETHERC割り込み許可レジスタ | ECSIPR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 00C 0120h | ETHERC0 | PHY部インタフェースレジスタ | PIR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 00C 0128h | ETHERC0 | PHY部ステータスレジスタ | PSR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 00C 0140h | ETHERC0 | 乱数生成カウンタ上限値設定レジスタ | RDMLR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 00C 0150h | ETHERC0 | IPG設定レジスタ | IPGR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 00C 0154h | ETHERC0 | 自動PAUSEフレーム設定レジスタ | APR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 00C 0158h | ETHERC0 | 手動PAUSEフレーム設定レジスタ | MPR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 00C 0160h | ETHERC0 | 受信 PAUSE フレームカウンタ | RFCF | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 00C 0164h | ETHERC0 | 自動PAUSEフレーム再送回数設定レジスタ | TPAUSER | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000 010411 000C 0168h | ETHERC0 | | TPAUSECR | 32 | 32 | | | ETHER |
| 000 016Ch | ETHERC0 | PAUSEフレーム再送回数カウンタ | BCFRR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000C 010CH | ETHERC0 | Broadcastフレーム受信回数設定レジスタ | MAHR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000C 01C0H | ETHERC0 | MACアドレス上位設定レジスタ | MALR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| | | MACアドレス下位設定レジスタ | | 1 | | 13 ~ 14PCLKA | 2~7ICLK | |
| 000C 01D0h | ETHERCO | 送信リトライオーバカウンタレジスタ | TROCR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000C 01D4h | ETHERCO | 遅延衝突検出カウンタレジスタ | CDCR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000C 01D8h | ETHERC0 | キャリア消失カウンタレジスタ | LCCR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000C 01DCh | ETHERC0 | キャリア未検出カウンタレジスタ | CNDCR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000C 01E4h | ETHERC0 | CRC エラーフレーム受信カウンタレジスタ | CEFCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 01E8h | ETHERC0 | フレーム受信エラーカウンタレジスタ | FRECR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 01ECh | ETHERC0 | ショートフレーム受信カウンタレジスタ | TSFRCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 01F0h | ETHERC0 | ロングフレーム受信カウンタレジスタ | TLFRCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 01F4h | ETHERC0 | 端数ビットフレーム受信カウンタレジスタ | RFCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 01F8h | ETHERC0 | マルチキャストアドレスフレーム受信カウンタ レジスタ | MAFCR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000C 0200h | EDMAC1 | EDMACモードレジスタ | EDMR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0208h | EDMAC1 | EDMAC送信要求レジスタ | EDTRR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0210h | EDMAC1 | EDMAC受信要求レジスタ | EDRRR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0218h | EDMAC1 | 送信ディスクリプタリスト先頭アドレスレジス タ | TDLAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0220h | EDMAC1 | 受信ディスクリプタリスト先頭アドレスレジス タ | RDLAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0228h | EDMAC1 | ETHERC/EDMACステータスレジスタ | EESR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0230h | EDMAC1 | ETHERC/EDMACステータス割り込み許可レジスタ | EESIPR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0238h | EDMAC1 | CTHERC/EDMAC送受信ステータスコピー指示 レジスタ | TRSCER | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0240h | EDMAC1 | ミスドフレームカウンタレジスタ | RMFCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0248h | EDMAC1 | 送信FIFOしきい値指定レジスタ | TFTR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0250h | EDMAC1 | FIFO容量指定レジスタ | FDR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0258h | EDMAC1 | 受信方式制御レジスタ | RMCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |

表4.1 I/O レジスタアドレス一覧 (37 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | が下数 | アクセス | | ナイクル数 ICI K / PCI K の提 | 関連機能 |
|------------|----------|--------------------------------|----------|---------|------|------------------|---|--------------|
| | シンボル | | シンボル | لب ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>, ALI 100 AL</th></pclkの場合<> | , ALI 100 AL |
| 000C 0264h | EDMAC1 | 送信FIFOアンダフローカウント | TFUCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 00C 0268h | EDMAC1 | 受信FIFOオーバフローカウント | RFOCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 00C 026Ch | EDMAC1 | 個別出力信号設定レジスタ | IOSR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0270h | EDMAC1 | フロー制御開始 FIFO しきい値設定レジスタ | FCFTR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0278h | EDMAC1 | 受信データパディング挿入設定レジスタ | RPADIR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 027Ch | EDMAC1 | 送信割り込み設定レジスタ | TRIMD | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 02C8h | EDMAC1 | 受信バッファライトアドレスレジスタ | RBWAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 02CCh | EDMAC1 | 受信ディスクリプタフェッチアドレスレジスタ | RDFAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 02D4h | EDMAC1 | 送信バッファリードアドレスレジスタ | TBRAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 02D8h | EDMAC1 | 送信ディスクリプタフェッチアドレスレジスタ | TDFAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0300h | ETHERC1 | ETHERCモードレジスタ | ECMR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0308h | ETHERC1 | 受信フレーム長上限レジスタ | RFLR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0310h | ETHERC1 | ETHERCステータスレジスタ | ECSR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0318h | ETHERC1 | ETHERC割り込み許可レジスタ | ECSIPR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0320h | ETHERC1 | PHY部インタフェースレジスタ | PIR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0328h | ETHERC1 | PHY部ステータスレジスタ | PSR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000C 0340h | ETHERC1 | 乱数生成カウンタ上限値設定レジスタ | RDMLR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0350h | ETHERC1 | IPG設定レジスタ | IPGR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0354h | ETHERC1 | 自動PAUSEフレーム設定レジスタ | APR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000C 0358h | ETHERC1 | 手動 PAUSE フレーム設定 レジスタ | MPR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0360h | ETHERC1 | 受信PAUSEフレームカウンタ | RFCF | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0364h | ETHERC1 | 自動PAUSEフレーム再送回数設定レジスタ | TPAUSER | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0368h | ETHERC1 | PAUSE フレーム再送回数カウンタ | TPAUSECR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 036Ch | ETHERC1 | Broadcast フレーム受信回数設定レジスタ | BCFRR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 03C0h | ETHERC1 | MACアドレス上位設定レジスタ | MAHR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 03C8h | ETHERC1 | MACアドレス下位設定レジスタ | MALR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 03D0h | ETHERC1 | 送信リトライオーバカウンタレジスタ | TROCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 03D4h | ETHERC1 | 遅延衝突検出カウンタレジスタ | CDCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 03D8h | ETHERC1 | キャリア消失カウンタレジスタ | LCCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 03DCh | ETHERC1 | キャリア未検出カウンタレジスタ | CNDCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 03E4h | ETHERC1 | CRC エラーフレーム受信カウンタ レジスタ | CEFCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 03E8h | ETHERC1 | フレーム受信エラーカウンタレジスタ | FRECR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 03ECh | ETHERC1 | ショートフレーム受信カウンタレジスタ | TSFRCR | 32 | 32 | 13 ~ 14PCLKA | 2~7ICLK | ETHER |
| 000C 03F0h | ETHERC1 | ロングフレーム受信カウンタレジスタ | TLFRCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 03F4h | ETHERC1 | 端数ビットフレーム受信カウンタレジスタ | RFCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 03F8h | ETHERC1 | マルチキャストアドレスフレーム受信カウンタ レジスタ | MAFCR | 32 | 32 | 13~14PCLKA | 2~7ICLK | ETHER |
| 000C 0400h | PTPEDMAC | EDMACモードレジスタ | EDMR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0408h | PTPEDMAC | EDMAC送信要求レジスタ | EDTRR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0410h | PTPEDMAC | EDMAC受信要求レジスタ | EDRRR | 32 | 32 | 4~5PCLKA | 2~3ICLK | EDMAC |
| 000C 0418h | | 送信ディスクリプタリスト先頭アドレスレジス タ | TDLAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0420h | PTPEDMAC | 受信ディスクリプタリスト先頭アドレスレジス タ | RDLAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0428h | † | PTP 用 EDMACステータスレジスタ | EESR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0430h | | PTP/EDMAC ステータス割り込み許可レジスタ | EESIPR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0438h | PTPEDMAC | PTP/EDMAC送受信ステータスコピー指示レジ スタ | TRSCER | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0440h | PTPEDMAC | ミスドフレームカウンタレジスタ | RMFCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0448h | PTPEDMAC | 送信FIFOしきい値指定レジスタ | TFTR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0450h | PTPEDMAC | FIFO容量指定レジスタ | FDR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0458h | PTPEDMAC | 受信方式制御レジスタ | RMCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0464h | PTPEDMAC | 送信FIFOアンダフローカウント | TFUCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |

表4.1 I/O レジスタアドレス一覧 (38 / 54)

| | モジュール | | レジスタ | 対数 | アクセス | アクセス・ | サイクル数 T | 1月:南松台 |
|------------|----------|----------------------------|----------|---------|------|------------------|---|--------|
| アドレス | シンボル | レジスタ名 | シンボル | ת, י | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 000C 0468h | PTPEDMAC | 受信FIFOオーバフローカウント | RFOCR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 046Ch | PTPEDMAC | 個別出力信号設定レジスタ | IOSR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0470h | PTPEDMAC | フロー制御開始FIFOしきい値設定レジスタ | FCFTR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0478h | PTPEDMAC | 受信データパディング挿入設定レジスタ | RPADIR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 047Ch | PTPEDMAC | 送信割り込み設定レジスタ | TRIMD | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 04C8h | PTPEDMAC | 受信バッファライトアドレスレジスタ | RBWAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 04CCh | PTPEDMAC | 受信ディスクリプタフェッチアドレスレジスタ | RDFAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 04D4h | PTPEDMAC | 送信バッファリードアドレスレジスタ | TBRAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 04D8h | PTPEDMAC | 送信ディスクリプタフェッチアドレスレジスタ | TDFAR | 32 | 32 | 4∼5PCLKA | 2~3ICLK | EDMAC |
| 000C 0500h | EPTPC | PTPリセットレジスタ | PTRSTR | 32 | 32 | 3∼4PCLKA | 2~3ICLK | EPTPC |
| 000C 0504h | EPTPC | STCAクロック選択レジスタ | STCSELR | 32 | 32 | 3∼4PCLKA | 2~3ICLK | EPTPC |
| 000C 1200h | MTU3 | タイマコントロールレジスタ | TCR | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1201h | MTU4 | タイマコントロールレジスタ | TCR | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1202h | MTU3 | タイマモードレジスタ1 | TMDR1 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1203h | MTU4 | タイマモードレジスタ1 | TMDR1 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1204h | MTU3 | タイマI/OコントロールレジスタH | TIORH | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1205h | MTU3 | タイマI/OコントロールレジスタL | TIORL | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1206h | MTU4 | タイマI/OコントロールレジスタH | TIORH | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1207h | MTU4 | タイマI/OコントロールレジスタL | TIORL | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1208h | MTU3 | タイマインタラプトイネーブルレジスタ | TIER | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1209h | MTU4 | タイマインタラプトイネーブルレジスタ | TIER | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 120Ah | MTU | タイマアウトプットマスタイネーブルレジスタ A | TOERA | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 120Dh | MTU | タイマゲートコントロールレジスタA | TGCRA | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 120Eh | MTU | タイマアウトプットコントロールレジスタ 1A | TOCR1A | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 120Fh | MTU | タイマアウトプットコントロールレジスタ 2A | TOCR2A | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1210h | MTU3 | タイマカウンタ | TCNT | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1212h | MTU4 | タイマカウンタ | TCNT | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1214h | MTU | <u> </u> | TCDRA | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1216h | MTU | タイマデッドタイムデータレジスタA | TDDRA | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1218h | MTU3 | タイマジェネラルレジスタA | TGRA | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 121Ah | MTU3 | タイマジェネラルレジスタB | TGRB | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 121Ch | MTU4 | タイマジェネラルレジスタA | TGRA | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 121Eh | MTU4 | タイマジェネラルレジスタB | TGRB | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1220h | MTU | タイマサブカウンタA | TCNTSA | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1222h | MTU | | TCBRA | 16 | 16 | | | MTU3a |
| 000C 1222H | MTU3 | タイマ周期バッファレジスタA | TGRC | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1224H | MTU3 | タイマジェネラルレジスタC | TGRD | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| | MTU4 | タイマジェネラルレジスタD | TGRC | | | 5~6PCLKA | 2~3ICLK | |
| 000C 1228h | | タイマジェネラルレジスタC | | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 122Ah | MTU4 | タイマジェネラルレジスタD | TGRD | 16 8 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 122Ch | MTU3 | タイマステータスレジスタ | | | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 122Dh | MTU4 | タイマステータスレジスタ | TSR | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1230h | MTU | タイマ割り込み間引き設定レジスタ1A | TITCR1A | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 00C 1231h | MTU | タイマ割り込み間引き回数カウンタ 1A | TITCNT1A | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1232h | MTU | タイマバッファ転送設定レジスタA | TBTERA | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1234h | MTU | タイマデッドタイムイネーブルレジスタA | TDERA | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1236h | MTU | タイマアウトプットレベルバッファレジスタA | TOLBRA | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1238h | MTU3 | タイマバッファ動作転送モードレジスタ | TBTM | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1239h | MTU4 | タイマバッファ動作転送モードレジスタ | TBTM | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 123Ah | MTU | タイマ割り込み間引きモードレジスタA | TITMRA | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 123Bh | MTU | タイマ割り込み間引き設定レジスタ2A | TITCR2A | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 123Ch | MTU | タイマ割り込み間引き回数カウンタ2A | TITCNT2A | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |

表4.1 I/O レジスタアドレス一覧 (39 / 54)

| | モジュール | | レジスタ | を数 | アクセス | アクセス・ | ナイクル数 | · · · |
|------------|-------|-----------------------------|----------|---------|------|------------------|---|-------|
| アドレス | シンボル | レジスタ名 | シンボル | لہ ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 000C 1240h | MTU4 | タイマA/D変換開始要求コントロールレジスタ | TADCR | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 00C 1244h | MTU4 | タイマA/D変換開始要求周期設定レジスタA | TADCORA | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1246h | MTU4 | タイマA/D変換開始要求周期設定レジスタB | TADCORB | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1248h | MTU4 | タイマA/D変換開始要求周期設定バッファレジスタA | TADCOBRA | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 124Ah | MTU4 | タイマA/D変換開始要求周期設定バッファレジスタB | TADCOBRB | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 124Ch | MTU3 | タイマコントロールレジスタ2 | TCR2 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 124Dh | MTU4 | タイマコントロールレジスタ2 | TCR2 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1260h | MTU | タイマ波形コントロールレジスタA | TWCRA | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1270h | MTU | タイマモードレジスタ 2A | TMDR2A | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1272h | MTU3 | タイマジェネラルレジスタE | TGRE | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1274h | MTU4 | タイマジェネラルレジスタE | TGRE | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1276h | MTU4 | タイマジェネラルレジスタF | TGRF | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1280h | MTU | タイマスタートレジスタA | TSTRA | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1281h | MTU | タイマシンクロレジスタA | TSYRA | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1282h | MTU | タイマカウンタシンクロスタートレジスタ | TCSYSTR | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1284h | MTU | タイマリードライトイネーブルレジスタA | TRWERA | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1290h | MTU0 | ノイズフィルタコントロールレジスタ0 | NFCR0 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1291h | MTU1 | ノイズフィルタコントロールレジスタ1 | NFCR1 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1292h | MTU2 | ノイズフィルタコントロールレジスタ2 | NFCR2 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 00C 1293h | MTU3 | ノイズフィルタコントロールレジスタ3 | NFCR3 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 00C 1294h | MTU4 | ノイズフィルタコントロールレジスタ4 | NFCR4 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 00C 1298h | MTU8 | ノイズフィルタコントロールレジスタ8 | NFCR8 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1299h | MTU0 | ノイズフィルタコントロールレジスタC | NFCRC | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1300h | MTU0 | タイマコントロールレジスタ | TCR | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1301h | MTU0 | タイマモードレジスタ1 | TMDR1 | 8 | 8 | 5~6PCLKA | 2~3ICLK 2~3ICLK | MTU3a |
| 000C 1302h | MTU0 | タイマI/OコントロールレジスタH | TIORH | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1303h | MTU0 | タイマ1/0コントロールレジスタト | TIORL | 8 | 8 | 5∼6PCLKA | 2~3ICLK 2~3ICLK | MTU3a |
| 000C 1304h | MTU0 | | TIER | 8 | 8 | 5∼6PCLKA | | MTU3a |
| 000C 1304H | MTU0 | タイマインタラプトイネーブルレジスタ | TCNT | 16 | 16 | | 2~3ICLK | MTU3a |
| 000C 1308h | MTU0 | タイマカウンタ | TGRA | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1308h | MTU0 | タイマジェネラルレジスタA | TGRB | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| | | タイマジェネラルレジスタB | | | | 5~6PCLKA | 2~3ICLK | |
| 000C 130Ch | MTU0 | タイマジェネラルレジスタC | TGRC | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 130Eh | MTU0 | タイマジェネラルレジスタD | TGRD | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1320h | MTU0 | タイマジェネラルレジスタE | TGRE | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1322h | MTU0 | タイマジェネラルレジスタF | TGRF | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1324h | MTU0 | タイマインタラプトイネーブルレジスタ2 | TIER2 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1326h | MTU0 | タイマバッファ動作転送モードレジスタ | TBTM | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1328h | MTU0 | タイマコントロールレジスタ2 | TCR2 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1380h | MTU1 | タイマコントロールレジスタ | TCR | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1381h | MTU1 | タイマモードレジスタ1 | TMDR1 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1382h | MTU1 | タイマI/Oコントロールレジスタ | TIOR | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1384h | MTU1 | タイマインタラプトイネーブルレジスタ | TIER | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1385h | MTU1 | タイマステータスレジスタ | TSR | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1386h | MTU1 | タイマカウンタ | TCNT | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1388h | MTU1 | タイマジェネラルレジスタA | TGRA | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 138Ah | MTU1 | タイマジェネラルレジスタB | TGRB | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1390h | MTU1 | タイマインプットキャプチャコントロールレジ スタ | TICCR | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1391h | MTU1 | タイマモードレジスタ3 | TMDR3 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1394h | MTU1 | タイマコントロールレジスタ2 | TCR2 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 13A0h | MTU1 | タイマロングワードカウンタ | TCNTLW | 32 | 32 | 5∼6PCLKA | 2~3ICLK | MTU3a |

表4.1 I/O レジスタアドレス一覧 (40 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | が大数 | アクセス | | ナイクル数 ICLK <pclkの場< th=""><th>関連機能</th></pclkの場<> | 関連機能 |
|-------------|-------|----------------------------|--------|---------|------|------------------|--|-----------|
| 7100 | シンボル | V///1 | シンボル | ہۃ ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th> 大E 从 ft</th></pclkの場合<> | 大E 从 ft |
| 000C 13A4h | MTU1 | タイマロングワードジェネラルレジスタ | TGRALW | 32 | 32 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 00C 13A8h | MTU1 | タイマロングワードジェネラルレジスタ | TGRBLW | 32 | 32 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 00C 1400h | MTU2 | タイマコントロールレジスタ | TCR | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 00C 1401h | MTU2 | タイマモードレジスタ1 | TMDR1 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 00C 1402h | MTU2 | タイマI/Oコントロールレジスタ | TIOR | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1404h | MTU2 | タイマインタラプトイネーブルレジスタ | TIER | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1405h | MTU2 | タイマステータスレジスタ | TSR | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1406h | MTU2 | タイマカウンタ | TCNT | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1408h | MTU2 | タイマジェネラルレジスタA | TGRA | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 140Ah | MTU2 | タイマジェネラルレジスタB | TGRB | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 140Ch | MTU2 | タイマコントロールレジスタ2 | TCR2 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1600h | MTU8 | タイマコントロールレジスタ | TCR | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1601h | MTU8 | タイマモードレジスタ1 | TMDR1 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1602h | MTU8 | タイマI/OコントロールレジスタH | TIORH | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1603h | MTU8 | タイマI/OコントロールレジスタL | TIORL | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1604h | MTU8 | タイマインタラプトイネーブルレジスタ | TIER | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1606h | MTU8 | タイマコントロールレジスタ2 | TCR2 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1608h | MTU8 | タイマカウンタ | TCNT | 32 | 32 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 160Ch | MTU8 | タイマジェネラルレジスタA | TGRA | 32 | 32 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 00C 1610h | MTU8 | タイマジェネラルレジスタB | TGRB | 32 | 32 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1614h | MTU8 | タイマジェネラルレジスタC | TGRC | 32 | 32 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 00C 1618h | MTU8 | タイマジェネラルレジスタD | TGRD | 32 | 32 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A00h | MTU6 | タイマコントロールレジスタ | TCR | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 00C 1A01h | MTU7 | タイマコントロールレジスタ | TCR | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A02h | MTU6 | タイマモードレジスタ1 | TMDR1 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A03h | MTU7 | タイマモードレジスタ1 | TMDR1 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A04h | MTU6 | タイマI/OコントロールレジスタH | TIORH | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A05h | MTU6 | タイマ//0コントロールレジスタL | TIORL | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A06h | MTU7 | | TIORH | 8 | 8 | | | MTU3a |
| 000C 1A00H | MTU7 | タイマ1/0コントロールレジスタH | TIORL | 8 | 8 | 5~6PCLKA | 2~3ICLK 2~3ICLK | MTU3a |
| 000C 1A07II | MTU6 | タイマ I/O コントロールレジスタ L | TIER | 8 | 8 | 5~6PCLKA | | MTU3a |
| 000C 1A08H | | タイマインタラプトイネーブルレジスタ | | | | 5~6PCLKA | 2~3ICLK | |
| | MTU7 | タイマインタラプトイネーブルレジスタ | TIER | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A0Ah | MTU | タイマアウトプットマスタイネーブルレジスタ B | TOERB | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A0Eh | MTU | タイマアウトプットコントロールレジスタ 1B | TOCR1B | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A0Fh | MTU | タイマアウトプットコントロールレジスタ 2B | TOCR2B | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A10h | MTU6 | タイマカウンタ | TCNT | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A12h | MTU7 | タイマカウンタ | TCNT | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A14h | MTU | タイマ周期データレジスタB | TCDRB | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A16h | MTU | タイマデッドタイムデータレジスタB | TDDRB | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A18h | MTU6 | タイマジェネラルレジスタA | TGRA | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A1Ah | MTU6 | タイマジェネラルレジスタB | TGRB | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A1Ch | MTU7 | タイマジェネラルレジスタA | TGRA | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A1Eh | MTU7 | タイマジェネラルレジスタB | TGRB | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 00C 1A20h | MTU | タイマサブカウンタB | TCNTSB | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A22h | MTU | タイマ周期バッファレジスタB | TCBRB | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A24h | MTU6 | タイマジェネラルレジスタC | TGRC | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A26h | MTU6 | タイマジェネラルレジスタD | TGRD | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A28h | MTU7 | タイマジェネラルレジスタC | TGRC | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A2Ah | MTU7 | タイマジェネラルレジスタD | TGRD | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A2Ch | MTU6 | タイマステータスレジスタ | TSR | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3 |
| 000C 1A2Dh | MTU7 | タイマステータスレジスタ | TSR | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3 |

表4.1 I/O レジスタアドレス一覧 (41 / 54)

| マバ・マ | モジュール | 1 25 - 4 D | レジスタ | ト数 | アクセス | | ナイクル数 | 日日 / 幸 + 柳 女 |
|------------|-------|-------------------------------|-------------------------|---------|------|----------------------|---|--------------|
| アドレス | シンボル | レジスタ名 | シンボル | لہ ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 000C 1A30h | MTU | タイマ割り込み間引き設定レジスタ 1B | TITCR1B | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 00C 1A31h | MTU | タイマ割り込み間引き回数カウンタ 1B | TITCNT1B | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 00C 1A32h | MTU | タイマバッファ転送設定レジスタB | TBTERB | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A34h | MTU | タイマデッドタイムイネーブルレジスタB | TDERB | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 00C 1A36h | MTU | タイマアウトプットレベルバッファレジスタB | TOLBRB | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A38h | MTU6 | タイマバッファ動作転送モードレジスタ | ТВТМ | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A39h | MTU7 | タイマバッファ動作転送モードレジスタ | ТВТМ | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A3Ah | MTU | タイマ割り込み間引きモードレジスタB | TITMRB | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A3Bh | MTU | タイマ割り込み間引き設定レジスタ2B | TITCR2B | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A3Ch | MTU | タイマ割り込み間引き回数カウンタ2B | TITCNT2B | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A40h | MTU7 | タイマA/D変換開始要求コントロールレジスタ | TADCR | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A44h | MTU7 | タイマA/D変換開始要求周期設定レジスタA | TADCORA | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A46h | MTU7 | タイマA/D変換開始要求周期設定レジスタB | TADCORB | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A48h | MTU7 | タイマA/D変換開始要求周期設定バッファレジ スタA | TADCOBRA | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A4Ah | MTU7 | タイマA/D変換開始要求周期設定バッファレジスタB | TADCOBRB | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A4Ch | MTU6 | タイマコントロールレジスタ2 | TCR2 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 00C 1A4Dh | MTU7 | タイマコントロールレジスタ2 | TCR2 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A50h | MTU6 | タイマシンクロクリアレジスタ | TSYCR | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A60h | MTU | タイマ波形コントロールレジスタB | TWCRB | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A70h | MTU | タイマモードレジスタ 2B | TMDR2B | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A72h | MTU6 | タイマジェネラルレジスタE | TGRE | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A74h | MTU7 | タイマジェネラルレジスタE | TGRE | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A76h | MTU7 | タイマジェネラルレジスタF | TGRF | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A80h | MTU | タイマスタートレジスタB | TSTRB | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A81h | MTU | タイマシンクロレジスタB | TSYRB | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A84h | MTU | タイマリードライトイネーブルレジスタB | TRWERB | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A93h | MTU6 | ノイズフィルタコントロールレジスタ6 | NFCR6 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A94h | MTU7 | ノイズフィルタコントロールレジスタ7 | NFCR7 | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1A95h | MTU5 | ノイズフィルタコントロールレジスタ5 | NFCR5 | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1C80h | MTU5 | タイマカウンタリ | TCNTU | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1C82h | MTU5 | タイマジェネラルレジスタリ | TGRU | 16 | 16 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1C84h | MTU5 | タイマコントロールレジスタU | TCRU | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1C85h | MTU5 | タイマコントロールレジスタ2 | TCR2U | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1C86h | MTU5 | タイマ1/0コントロールレジスタU | TIORU | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1C00h | MTU5 | タイマカウンタV | TCNTV | 16 | 16 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1C92h | MTU5 | タイマジェネラルレジスタV | TGRV | 16 | 16 | 5~6PCLKA | 2~3ICLK 2~3ICLK | MTU3a |
| 000C 1C92H | MTU5 | タイマコントロールレジスタV | TCRV | 8 | 8 | 5∼6PCLKA 5∼6PCLKA | 2~3ICLK 2~3ICLK | MTU3a |
| 000C 1C95h | MTU5 | タイマコントロールレジスタ2 | TCR2V | 8 | 8 | 5∼6PCLKA 5∼6PCLKA | 2~3ICLK 2~3ICLK | MTU3a |
| 000C 1C95H | MTU5 | | TIORV | 8 | 8 | | | MTU3a |
| 000C 1C96H | MTU5 | タイマI/OコントロールレジスタV タイマカウンタW | TCNTW | 16 | 16 | 5∼6PCLKA 5∼6PCLKA | 2~3ICLK | MTU3a |
| | MTU5 | | TGRW | | 16 | | 2~3ICLK | |
| 00C 1CA4h | | タイマジェネラルレジスタW | | 16 g | | 5~6PCLKA | 2~3ICLK | MTU3 |
| 000C 1CA4h | MTU5 | タイマコントロールレジスタW | TCRW | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 00C 1CA5h | MTU5 | タイマコントロールレジスタ2 | TCR2W | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1CA6h | MTU5 | タイマI/OコントロールレジスタW | TIORW | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1CB2h | MTU5 | タイマインタラプトイネーブルレジスタ | TIER | 8 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 1CB4h | MTU5 | タイマスタートレジスタ | TSTR | 8 | 8 | 5∼6PCLKA | 2~3ICLK | MTU3a |
| 000C 1CB6h | MTU5 | タイマコンペアマッチクリアレジスタ | TCNTCMPCL R GTSTR | 16 | 8 | 5~6PCLKA | 2~3ICLK | MTU3a |
| 000C 2000h | GPT | 汎用PWMタイマソフトウェアスタートレジスタ | | | 16 | 4 ~ 5PCLKA | 2~3ICLK | GPTa |

表 4.1 I/O レジスタアドレス一覧 (42 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | を数 | アクセス | | ナイクル数 | 関連機能 |
|------------|-------|---|-----------|--------|------|----------------------|---|------------------|
| YFDX | シンボル | レンスダ名 | シンボル | л ў | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>) 男 理 俄 丽</th></pclkの場合<> |) 男 理 俄 丽 |
| 000C 2004h | GPT | 汎用PWMタイマハードウェア要因スタート/ストップ制御レジスタ | GTHSCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2006h | GPT | 汎用PWMタイマハードウェア要因クリア制御レ ジスタ | GTHCCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2008h | GPT | 汎用PWMタイマハードウェアスタート要因セレ クトレジスタ | GTHSSR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 200Ah | GPT | 汎用PWMタイマハードウェアストップクリア要 因セレクトレジスタ | GTHPSR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 200Ch | GPT | 汎用PWMタイマ書き込み保護レジスタ | GTWP | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 200Eh | GPT | 汎用PWMタイマシンクロレジスタ | GTSYNC | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2010h | GPT | 汎用PWMタイマ外部トリガ入力割り込みレジス タ | GTETINT | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2014h | GPT | 汎用PWMタイマバッファ動作禁止レジスタ | GTBDR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2018h | GPT | 汎用PWMタイマスタート書き込み保護レジスタ | GTSWP | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2100h | GPT0 | 汎用PWMタイマI/O制御レジスタ | GTIOR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2102h | GPT0 | 汎用PWMタイマ割り込み出力設定レジスタ | GTINTAD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2104h | GPT0 | 汎用PWMタイマ制御レジスタ | GTCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2104h | GPT0 | 汎用PWMタイマバッファイネーブルレジスタ | GTBER | 16 | 16 | 4~5PCLKA 4~5PCLKA | 2~3ICLK | GPTa |
| 000C 2108h | GPT0 | 汎用PWMタイマハッファイネーフルレンスタ 汎用PWMタイマカウント方向レジスタ | GTUDC | 16 | 16 | 4~5PCLKA 4~5PCLKA | 2~3ICLK 2~3ICLK | GPTa |
| 000C 210Ah | GPT0 | 汎用PWMタイマ割り込み、A/D変換開始要求間引き設定レジスタ | GTITC | 16 | 16 | 4∼5PCLKA 4∼5PCLKA | 2~3ICLK 2~3ICLK | GPTa |
| 000C 210Ch | GPT0 | 汎用PWMタイマステータスレジスタ | GTST | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 210Eh | GPT0 | 汎用PWMタイマカウンタ | GTCNT | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2110h | GPT0 | 汎用PWMタイマコンペアキャプチャレジスタA | GTCCRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2112h | GPT0 | 汎用PWMタイマコンペアキャプチャレジスタB | GTCCRB | 16 | 16 | 4~5PCLKA 4~5PCLKA | 2~3ICLK | GPTa |
| 000C 2114h | GPT0 | 汎用PWMタイマコンペアキャプチャレジスタC | GTCCRC | 16 | 16 | 4~5PCLKA 4~5PCLKA | 2~3ICLK | GPTa |
| 000C 2116h | GPT0 | _ | GTCCRD | 16 | 16 | 4~5PCLKA | 2~3ICLK | GPTa |
| 000C 2118h | GPT0 | 汎用PWMタイマコンペアキャプチャレジスタD | GTCCRE | 16 | 16 | 4~5PCLKA 4~5PCLKA | | GPTa |
| 000C 211Ah | GPT0 | 汎用PWMタイマコンペアキャプチャレジスタE | GTCCRF | 16 | 16 | | 2~3ICLK | GPTa |
| | GPT0 | 汎用PWMタイマコンペアキャプチャレジスタF | GTPR | 16 | | 4~5PCLKA | 2~3ICLK | GPTa |
| 000C 211Ch | GPT0 | 汎用PWMタイマ周期設定レジスタ | | | 16 | 4∼5PCLKA | 2~3ICLK | |
| 000C 211Eh | | 汎用PWMタイマ周期設定バッファレジスタ | GTPBR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2120h | GPT0 | 汎用PWMタイマ周期設定ダブルバッファレジス タ | GTPDBR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2124h | GPT0 | A/D変換開始要求タイミングレジスタA | GTADTRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2126h | GPT0 | A/D変換開始要求タイミングバッファレジスタA | GTADTBRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2128h | GPT0 | A/D変換開始要求タイミングダブルバッファレ ジスタ A | GTADTDBRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 212Ch | GPT0 | A/D変換開始要求タイミングレジスタB | GTADTRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 212Eh | GPT0 | A/D変換開始要求タイミングバッファレジスタB | GTADTBRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2130h | GPT0 | A/D変換開始要求タイミングダブルバッファレ ジスタB | GTADTDBRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2134h | GPT0 | 汎用PWMタイマ出力ネゲート制御レジスタ | GTONCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2136h | GPT0 | 汎用PWMタイマデッドタイム制御レジスタ | GTDTCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2138h | GPT0 | 汎用PWMタイマデッドタイム値レジスタU | GTDVU | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 213Ah | GPT0 | 汎用PWMタイマデッドタイム値レジスタD | GTDVD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 213Ch | GPT0 | 汎用PWMタイマデッドタイムバッファレジスタ U | GTDBU | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 213Eh | GPT0 | 汎用PWMタイマデッドタイムバッファレジスタ D | GTDBD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2140h | GPT0 | 汎用PWMタイマ出力保護機能ステータスレジス タ | GTSOS | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2142h | GPT0 | 汎用PWMタイマ出力保護機能一時解除レジスタ | GTSOTR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2180h | GPT1 | 汎用PWMタイマI/O制御レジスタ | GTIOR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2182h | GPT1 | 汎用PWMタイマ割り込み出力設定レジスタ | GTINTAD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2184h | GPT1 | 汎用PWMタイマ制御レジスタ | GTCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2186h | GPT1 | 汎用PWMタイマバッファイネーブルレジスタ | GTBER | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2188h | GPT1 | 汎用PWMタイマカウント方向レジスタ | GTUDC | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |

表4.1 I/O レジスタアドレス一覧 (43 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | 教 | アクセス | | ナイクル数 | 関連機能 |
|------------|-------|---------------------------------|-----------|--------|------|--------------|--|--------------|
| PFDX | シンボル | レンスダ名 | シンボル | л У | サイズ | ICLK≧PCLKの場合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機 能 |
| 000C 218Ah | GPT1 | 汎用PWMタイマ割り込み、A/D変換開始要求間引き設定レジスタ | GTITC | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 218Ch | GPT1 | 汎用PWMタイマステータスレジスタ | GTST | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 218Eh | GPT1 | 汎用PWMタイマカウンタ | GTCNT | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2190h | GPT1 | 汎用PWMタイマコンペアキャプチャレジスタA | GTCCRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2192h | GPT1 | 汎用PWMタイマコンペアキャプチャレジスタB | GTCCRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2194h | GPT1 | 汎用PWMタイマコンペアキャプチャレジスタC | GTCCRC | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2196h | GPT1 | 汎用PWMタイマコンペアキャプチャレジスタD | GTCCRD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2198h | GPT1 | 汎用PWMタイマコンペアキャプチャレジスタE | GTCCRE | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 219Ah | GPT1 | 汎用PWMタイマコンペアキャプチャレジスタF | GTCCRF | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 219Ch | GPT1 | 汎用PWMタイマ周期設定レジスタ | GTPR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 219Eh | GPT1 | 汎用PWMタイマ周期設定バッファレジスタ | GTPBR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21A0h | GPT1 | 汎用PWMタイマ周期設定ダブルバッファレジス タ | GTPDBR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21A4h | GPT1 | A/D変換開始要求タイミングレジスタ A | GTADTRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21A6h | GPT1 | A/D変換開始要求タイミングバッファレジスタA | GTADTBRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21A8h | GPT1 | A/D変換開始要求タイミングダブルバッファレ ジスタ A | GTADTDBRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21ACh | GPT1 | A/D変換開始要求タイミングレジスタB | GTADTRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21AEh | GPT1 | A/D変換開始要求タイミングバッファレジスタB | GTADTBRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21B0h | GPT1 | A/D変換開始要求タイミングダブルバッファレ ジスタ B | GTADTDBRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21B4h | GPT1 | 汎用PWMタイマ出力ネゲート制御レジスタ | GTONCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21B6h | GPT1 | 汎用PWMタイマデッドタイム制御レジスタ | GTDTCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21B8h | GPT1 | 汎用PWMタイマデッドタイム値レジスタU | GTDVU | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21BAh | GPT1 | 汎用PWMタイマデッドタイム値レジスタD | GTDVD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21BCh | GPT1 | 汎用PWMタイマデッドタイムバッファレジスタ U | GTDBU | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21BEh | GPT1 | 汎用PWMタイマデッドタイムバッファレジスタ D | GTDBD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21C0h | GPT1 | 汎用PWMタイマ出力保護機能ステータスレジスタ | GTSOS | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 21C2h | GPT1 | 汎用PWMタイマ出力保護機能一時解除レジスタ | GTSOTR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2200h | GPT2 | 汎用PWMタイマI/O制御レジスタ | GTIOR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2202h | GPT2 | 汎用PWMタイマ割り込み出力設定レジスタ | GTINTAD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2204h | GPT2 | 汎用PWMタイマ制御レジスタ | GTCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2206h | GPT2 | 汎用PWMタイマバッファイネーブルレジスタ | GTBER | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2208h | GPT2 | 汎用PWMタイマカウント方向レジスタ | GTUDC | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 220Ah | GPT2 | 汎用PWMタイマ割り込み、A/D変換開始要求間引き設定レジスタ | GTITC | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 220Ch | GPT2 | 汎用PWMタイマステータスレジスタ | GTST | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 220Eh | GPT2 | 汎用PWMタイマカウンタ | GTCNT | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2210h | GPT2 | 汎用PWMタイマコンペアキャプチャレジスタA | GTCCRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2212h | GPT2 | 汎用PWMタイマコンペアキャプチャレジスタB | GTCCRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2214h | GPT2 | 汎用PWMタイマコンペアキャプチャレジスタC | GTCCRC | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2216h | GPT2 | 汎用PWMタイマコンペアキャプチャレジスタD | GTCCRD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2218h | GPT2 | 汎用PWMタイマコンペアキャプチャレジスタE | GTCCRE | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 221Ah | GPT2 | 汎用PWMタイマコンペアキャプチャレジスタF | GTCCRF | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 221Ch | GPT2 | 汎用PWMタイマ周期設定レジスタ | GTPR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 221Eh | GPT2 | 汎用PWMタイマ周期設定バッファレジスタ | GTPBR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2220h | GPT2 | 汎用PWMタイマ周期設定ダブルバッファレジス タ | GTPDBR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2224h | GPT2 | A/D変換開始要求タイミングレジスタA | GTADTRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2226h | GPT2 | A/D変換開始要求タイミングバッファレジスタA | GTADTBRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2228h | GPT2 | A/D変換開始要求タイミングダブルバッファレ ジスタ A | GTADTDBRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 222Ch | GPT2 | A/D変換開始要求タイミングレジスタB | GTADTRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |

表4.1 I/O レジスタアドレス一覧 (44 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ノト数 | アクセス | | ナイクル数 | 関連機能 |
|------------|-------|-------------------------------------|-----------|---------|------|------------------|-------------------------------|------|
| ,,,,,, | シンボル | | シンボル | آر ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場 合</pclkの場 | 风是风巾 |
| 000C 222Eh | GPT2 | A/D変換開始要求タイミングバッファレジスタB | GTADTBRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2230h | GPT2 | A/D変換開始要求タイミングダブルバッファレジスタB | GTADTDBRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2234h | GPT2 | 汎用PWMタイマ出力ネゲート制御レジスタ | GTONCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2236h | GPT2 | 汎用PWMタイマデッドタイム制御レジスタ | GTDTCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2238h | GPT2 | 汎用PWMタイマデッドタイム値レジスタU | GTDVU | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 223Ah | GPT2 | 汎用PWMタイマデッドタイム値レジスタD | GTDVD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 223Ch | GPT2 | 汎用PWMタイマデッドタイムバッファレジスタ U | GTDBU | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 223Eh | GPT2 | 汎用PWMタイマデッドタイムバッファレジスタ D | GTDBD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2240h | GPT2 | 汎用PWMタイマ出力保護機能ステータスレジスタ | GTSOS | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2242h | GPT2 | 汎用PWMタイマ出力保護機能一時解除レジスタ | GTSOTR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2280h | GPT3 | 汎用PWMタイマI/O制御レジスタ | GTIOR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2282h | GPT3 | 汎用PWMタイマ割り込み出力設定レジスタ | GTINTAD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2284h | GPT3 | 汎用PWMタイマ制御レジスタ | GTCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2286h | GPT3 | 汎用PWMタイマバッファイネーブルレジスタ | GTBER | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2288h | GPT3 | 汎用PWMタイマカウント方向レジスタ | GTUDC | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 228Ah | GPT3 | 汎用PWMタイマ割り込み、A/D変換開始要求間 引き設定レジスタ | GTITC | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 228Ch | GPT3 | 汎用PWMタイマステータスレジスタ | GTST | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 228Eh | GPT3 | 汎用PWMタイマカウンタ | GTCNT | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2290h | GPT3 | 汎用PWMタイマコンペアキャプチャレジスタA | GTCCRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2292h | GPT3 | 汎用PWMタイマコンペアキャプチャレジスタB | GTCCRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2294h | GPT3 | 汎用PWMタイマコンペアキャプチャレジスタC | GTCCRC | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2296h | GPT3 | 汎用PWMタイマコンペアキャプチャレジスタD | GTCCRD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 2298h | GPT3 | 汎用PWMタイマコンペアキャプチャレジスタE | GTCCRE | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 229Ah | GPT3 | 汎用PWMタイマコンペアキャプチャレジスタF | GTCCRF | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 229Ch | GPT3 | 汎用PWMタイマ周期設定レジスタ | GTPR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 229Eh | GPT3 | 汎用PWMタイマ周期設定バッファレジスタ | GTPBR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22A0h | GPT3 | 汎用PWMタイマ周期設定ダブルバッファレジスタ | GTPDBR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22A4h | GPT3 | A/D変換開始要求タイミングレジスタA | GTADTRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22A6h | GPT3 | A/D変換開始要求タイミングバッファレジスタA | GTADTBRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22A8h | GPT3 | A/D変換開始要求タイミングダブルバッファレ ジスタ A | GTADTDBRA | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22ACh | GPT3 | A/D変換開始要求タイミングレジスタB | GTADTRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22AEh | GPT3 | A/D変換開始要求タイミングバッファレジスタB | GTADTBRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22B0h | GPT3 | A/D変換開始要求タイミングダブルバッファレ ジスタB | GTADTDBRB | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22B4h | GPT3 | 汎用PWMタイマ出力ネゲート制御レジスタ | GTONCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22B6h | GPT3 | 汎用PWMタイマデッドタイム制御レジスタ | GTDTCR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22B8h | GPT3 | 汎用PWMタイマデッドタイム値レジスタU | GTDVU | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22BAh | GPT3 | 汎用PWMタイマデッドタイム値レジスタD | GTDVD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22BCh | GPT3 | 汎用PWMタイマデッドタイムバッファレジスタ U | GTDBU | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22BEh | GPT3 | 汎用PWMタイマデッドタイムバッファレジスタ D | GTDBD | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22C0h | GPT3 | 汎用PWMタイマ出力保護機能ステータスレジスタ | GTSOS | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 22C2h | GPT3 | 汎用PWMタイマ出力保護機能一時解除レジスタ | GTSOTR | 16 | 16 | 4∼5PCLKA | 2~3ICLK | GPTa |
| 000C 4000h | EPTPC | MINT割り込み要求ステータスレジスタ | MIESR | 32 | 32 | 5∼6PCLKA | 2~3ICLK | EPTP |
| 000C 4004h | EPTPC | MINT割り込み要求許可レジスタ | MIEIPR | 32 | 32 | 5∼6PCLKA | 2~3ICLK | EPTP |
| 000C 4010h | EPTPC | ELC出力/IPLS割り込み要求許可レジスタ | ELIPPR | 32 | 32 | 5~6PCLKA | 2~3ICLK | EPTP |
| 000C 4014h | EPTPC | ELC出力/IPLS割り込み許可自動クリア設定レジスタ | ELIPACR | 32 | 32 | 5∼6PCLKA | 2~3ICLK | EPTP |
| 000C 4040h | EPTPC | STCAステータスレジスタ | STSR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTP |

表4.1 I/O レジスタアドレス一覧 (45 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | マ数 | アクセス | | ナイクル数 | 関連機能 |
|--------------------------|-------|-----------------------|-------------------|--------|------|------------------|-------------------------------|--------------|
|) | シンボル | レンスダ右 | シンボル | л ў | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場 合</pclkの場 | 判 建饿肥 |
| 000C 4044h | EPTPC | STCAステータス通知許可レジスタ | STIPR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4050h | EPTPC | STCAクロック周波数設定レジスタ | STCFR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 00C 4054h | EPTPC | STCA動作モードレジスタ | STMR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4058h | EPTPC | Syncメッセージ受信タイムアウトレジスタ | SYNTOR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4060h | EPTPC | IPLS割り込み要求タイマ選択レジスタ | IPTSELR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4064h | EPTPC | MINT割り込み要求タイマ選択レジスタ | MITSELR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4068h | EPTPC | ELC出力タイマ選択レジスタ | ELTSELR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 406Ch | EPTPC | 時刻同期チャネル選択レジスタ | STCHSELR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4080h | EPTPC | スレーブ時刻同期スタートレジスタ | SYNSTARTR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4084h | EPTPC | ローカルクロック初期値ロード指示レジスタ | LCIVLDR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4090h | EPTPC | 同期外れ検出しきい値レジスタ | SYNTDARU | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4094h | EPTPC | 同期外れ検出しきい値レジスタ | SYNTDARL | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4098h | EPTPC | 同期検出しきい値レジスタ | SYNTDBRU | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 409Ch | EPTPC | 同期検出しきい値レジスタ | SYNTDBRL | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 40B0h | EPTPC | ローカルタイムカウンタ初期値レジスタ | LCIVRU | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 40B4h | EPTPC | ローカルタイムカウンタ初期値レジスタ | LCIVRM | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 40B8h | EPTPC | ローカルタイムカウンタ初期値レジスタ | LCIVRL | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4124h | EPTPC | ワースト10値取得指示レジスタ | GETW10R | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4128h | EPTPC | プラス側傾き制限値レジスタ | PLIMITRU | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 412Ch | EPTPC | プラス側傾き制限値レジスタ | PLIMITRM | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4130h | EPTPC | プラス側傾き制限値レジスタ | PLIMITRL | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4134h | EPTPC | マイナス側傾き制限値レジスタ | MLIMITRU | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4138h | EPTPC | マイナス側傾き制限値レジスタ | MLIMITRM | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 413Ch | EPTPC | マイナス側傾き制限値レジスタ | MLIMITRL | 32 | 32 | 8∼43PCLKA | 2~22ICLK | EPTPC |
| 000C 4140h | EPTPC | 統計情報表示指示レジスタ | GETINFOR | 32 | 32 | 8∼43PCLKA | 2~22ICLK | EPTPC |
| 000C 4170h | EPTPC | ローカルタイムカウンタ | LCCVRU | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4174h | EPTPC | ローカルタイムカウンタ | LCCVRM | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4178h | EPTPC | ローカルタイムカウンタ | LCCVRL | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4210h | EPTPC | プラス側傾きワースト10 値レジスタ | PW10VRU | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4214h | EPTPC | プラス側傾きワースト10 値レジスタ | PW10VRM | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4218h | EPTPC | プラス側傾きワースト10 値レジスタ | PW10VRL | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 42T0H | EPTPC | | MW10RU | 32 | 32 | 8~43PCLKA | | EPTPC |
| 000C 42D4h | EPTPC | マイナス側傾きワースト10値レジスタ | MW10RM | 32 | 32 | | 2~22ICLK | EPTPC |
| 000C 42D4II | EPTPC | マイナス側傾きワースト10値レジスタ | MW10RL | 32 | 32 | 8 ~ 43PCLKA | 2~22ICLK | EPTPC |
| | EPTPC | マイナス側傾きワースト10値レジスタ | | | | 8~43PCLKA | 2 ~ 22ICLK | |
| 000C 4300h 000C 4304h | EPTPC | タイマスタート時刻設定レジスタ | TMSTTRU0 TMSTTRL0 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4304h | EPTPC | タイマスタート時刻設定レジスタ | TMCYCR0 | 32 | 32 | 8 ~ 43PCLKA | 2~22ICLK | EPTPC |
| | EPTPC | タイマ周期設定レジスタ0 | | | | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 430Ch | EPTPC | タイマパルス幅設定レジスタの | TMPLSR0 | 32 | 32 | 8 ~ 43PCLKA | 2~22ICLK | |
| 000C 4314h | - | タイマスタート時刻設定レジスタ | TMSTTRU1 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4314h | EPTPC | タイマスタート時刻設定レジスタ | TMSTTRL1 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4318h | EPTPC | タイマ周期設定レジスタ1 | TMCYCR1 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 431Ch | EPTPC | タイマパルス幅設定レジスタ1 | TMPLSR1 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4320h | EPTPC | タイマスタート時刻設定レジスタ | TMSTTRU2 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4324h | EPTPC | タイマスタート時刻設定レジスタ | TMSTTRL2 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4328h | EPTPC | タイマ周期設定レジスタ2 | TMCYCR2 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 432Ch | EPTPC | タイマパルス幅設定レジスタ2 | TMPLSR2 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4330h | EPTPC | タイマスタート時刻設定レジスタ | TMSTTRU3 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4334h | EPTPC | タイマスタート時刻設定レジスタ | TMSTTRL3 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4338h | EPTPC | タイマ周期設定レジスタ3 | TMCYCR3 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 433Ch | EPTPC | タイマパルス幅設定レジスタ3 | TMPLSR3 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4340h | EPTPC | タイマスタート時刻設定レジスタ | TMSTTRU4 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |

表4.1 I/O レジスタアドレス一覧 (46 / 54)

| | モジュール | | レジスタ | 対数 | アクセス | アクセスヤ | ナイクル数 | po se tori t |
|------------|--------|------------------------------------|-----------|--------|------|------------------|---|--------------|
| アドレス | シンボル | レジスタ名 | シンボル | n ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 000C 4344h | EPTPC | タイマスタート時刻設定レジスタ | TMSTTRL4 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4348h | EPTPC | タイマ周期設定レジスタ4 | TMCYCR4 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 434Ch | EPTPC | タイマパルス幅設定レジスタ4 | TMPLSR4 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4350h | EPTPC | タイマスタート時刻設定レジスタ | TMSTTRU5 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4354h | EPTPC | タイマスタート時刻設定レジスタ | TMSTTRL5 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4358h | EPTPC | タイマ周期設定レジスタ5 | TMCYCR5 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 435Ch | EPTPC | タイマパルス幅設定レジスタ5 | TMPLSR5 | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 437Ch | EPTPC | タイマスタートレジスタ | TMSTARTR | 32 | 32 | 8~43PCLKA | 2~22ICLK | EPTPC |
| 000C 4400h | EPTPC | PRC-TCステータスレジスタ | PRSR | 32 | 32 | 9~10PCLKA | 2~5ICLK | EPTPC |
| 000C 4404h | EPTPC | PRC-TCステータス通知許可レジスタ | PRIPR | 32 | 32 | 9~10PCLKA | 2~5ICLK | EPTPC |
| 000C 4410h | EPTPC | チャネル0 自局MAC アドレスレジスタ | PRMACRU0 | 32 | 32 | 9~10PCLKA | 2~5ICLK | EPTPC |
| 000C 4414h | EPTPC | チャネル0 自局MAC アドレスレジスタ | PRMACRL0 | 32 | 32 | 9~10PCLKA | 2~5ICLK | EPTPC |
| 000C 4418h | EPTPC | チャネル1 自局MAC アドレスレジスタ | PRMACRU1 | 32 | 32 | 9~10PCLKA | 2~5ICLK | EPTPC |
| 000C 441Ch | EPTPC | チャネル1 自局MAC アドレスレジスタ | PRMACRL1 | 32 | 32 | 9~10PCLKA | 2~5ICLK | EPTPC |
| 000C 4420h | EPTPC | パケット送信抑止制御レジスタ | TRNDISR | 32 | 32 | 9~10PCLKA | 2~5ICLK | EPTPC |
| 000C 4430h | EPTPC | 中継モードレジスタ | TRNMR | 32 | 32 | 9∼10PCLKA | 2~5ICLK | EPTPC |
| 000C 4434h | EPTPC | カットスルー転送開始しきい値レジスタ | TRNCTTDR | 32 | 32 | 9∼10PCLKA | 2~5ICLK | EPTPC |
| 000C 4800h | EPTPC0 | SYNFPステータスレジスタ | SYSR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4804h | EPTPC0 | SYNFP ステータス通知許可レジスタ | SYIPR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4810h | EPTPC0 | SYNFP MACアドレスレジスタ | SYMACRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4814h | EPTPC0 | SYNFP MACアドレスレジスタ | SYMACRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 481Ch | EPTPC0 | SYNFP自局IPアドレスレジスタ | SYIPADDRR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4840h | EPTPC0 | SYNFP 仕様・バージョン設定レジスタ | SYSPVRR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4844h | EPTPC0 | SYNFP ドメイン番号設定レジスタ | SYDOMR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4850h | EPTPC0 | アナウンスメッセージフラグフィールド設定レ ジスタ | ANFR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4854h | EPTPC0 | Syncメッセージフラグフィールド設定レジスタ | SYNFR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4858h | EPTPC0 | Delay_Reqメッセージフラグフィールド設定レ ジスタ | DYRQFR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 485Ch | EPTPC0 | Delay_Respメッセージフラグフィールド設定レ ジスタ | DYRPFR | 32 | 32 | 9∼211PCLKA | 2~106ICLK | EPTPC |
| 000C 4860h | EPTPC0 | SYNFP 自局クロックID レジスタ | SYCIDRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4864h | EPTPC0 | SYNFP 自局クロックID レジスタ | SYCIDRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4868h | EPTPC0 | SYNFP 自局ポート番号レジスタ | SYPNUMR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4880h | EPTPC0 | SYNFP レジスタ値ロード指示レジスタ | SYRVLDR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4890h | EPTPC0 | SYNFP 受信フィルタレジスタ1 | SYRFL1R | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4894h | EPTPC0 | SYNFP 受信フィルタレジスタ2 | SYRFL2R | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4898h | EPTPC0 | SYNFP 送信許可レジスタ | SYTRENR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48A0h | EPTPC0 | マスタクロックIDレジスタ | MTCIDU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48A4h | EPTPC0 | マスタクロックIDレジスタ | MTCIDL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48A8h | EPTPC0 | マスタクロックポート番号レジスタ | MTPID | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48C0h | EPTPC0 | SYNFP 送信間隔設定レジスタ | SYTLIR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48C4h | EPTPC0 | SYNFP 受信logMessageIntervel 値表示レジスタ | SYRLIR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48C8h | EPTPC0 | offsetFromMaster値レジスタ | OFMRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48CCh | EPTPC0 | offsetFromMaster値レジスタ | OFMRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48D0h | EPTPC0 | meanPathDelay値レジスタ | MPDRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48D4h | EPTPC0 | meanPathDelay値レジスタ | MPDRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48E0h | EPTPC0 | grandmasterPriorityフィールド設定レジスタ | GMPR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48E4h | EPTPC0 | grandmasterClockQualityフィールド設定レジスタ | GMCQR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48E8h | EPTPC0 | grandmasterIdentityフィールド設定レジスタ | GMIDRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 48ECh | EPTPC0 | grandmasteridentity フィールド設定レジスタ | GMIDRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| | 1 | J | <u> </u> | | - | | 00.0EIX | |

表 4.1 I/O レジスタアドレス一覧 (47 / 54)

| アドレス | モジュール シンボル | レジスタ名 | レジスタ | ット数 | アクセス サイズ | ICLK≧PCLKの場 | ナイクル数 ICLK <pclkの場< th=""><th>関連機能</th></pclkの場<> | 関連機能 |
|------------|---------------|--|-----------|----------|-------------|------------------|--|-------|
| | シンボル | | シンボル | ָּה ה | Ψ1 A | POLK 至 POLK 00 場 | CLK C F CLK の場 | |
| 000C 48F4h | EPTPC0 | stepsRemoved フィールド設定レジスタ | SRR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4900h | EPTPC0 | PTP-primary メッセージ用宛先MAC アドレス設 定レジスタ | PPMACRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4904h | EPTPC0 | PTP-primary メッセージ用宛先MAC アドレス設 定レジスタ | PPMACRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4908h | EPTPC0 | PTP-pdelay メッセージ用MAC アドレス設定レジスタ | PDMACRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 490Ch | EPTPC0 | PTP-pdelay メッセージ用MAC アドレス設定レジスタ | PDMACRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4910h | EPTPC0 | PTP メッセージEtherType 設定レジスタ | PETYPER | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4920h | EPTPC0 | PTP-primary メッセージ用宛先IP アドレス設定 レジスタ | PPIPR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4924h | EPTPC0 | PTP-pdelay メッセージ用宛先IP アドレス設定 レジスタ | PDIPR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPO |
| 00C 4928h | EPTPC0 | Event メッセージ用TOS 設定レジスタ | PETOSR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 492Ch | EPTPC0 | General メッセージ用TOS 設定レジスタ | PGTOSR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPO |
| 000C 4930h | EPTPC0 | PTP-primary メッセージ用TTL 設定レジスタ | PPTTLR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4934h | EPTPC0 | PTP-pdelay メッセージ用TTL 設定レジスタ | PDTTLR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4938h | EPTPC0 | Event メッセージ用UDP 宛先ポート番号設定レ ジスタ | PEUDPR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPO |
| 000C 493Ch | EPTPC0 | General メッセージ用UDP 宛先ポート番号設定 レジスタ | PGUDPR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPO |
| 00C 4940h | EPTPC0 | フレーム受信フィルタ設定レジスタ | FFLTR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 00C 4960h | EPTPC0 | フレーム受信フィルタ用MACアドレスO設定レ ジスタ | FMAC0RU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPO |
| 00C 4964h | EPTPC0 | フレーム受信フィルタ用MACアドレス 0設定レ ジスタ | FMAC0RL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 00C 4968h | EPTPC0 | フレーム受信フィルタ用MACアドレス1設定レ ジスタ | FMAC1RU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 00C 496Ch | EPTPC0 | フレーム受信フィルタ用MACアドレス1設定レ ジスタ | FMAC1RL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 49C0h | EPTPC0 | 非対称遅延値設定レジスタ | DASYMRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPO |
| 000C 49C4h | EPTPC0 | 非対称遅延値設定レジスタ | DASYMRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPO |
| 000C 49C8h | EPTPC0 | タイムスタンプ遅延値設定レジスタ | TSLATR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPO |
| 00C 49CCh | EPTPC0 | SYNFP 動作設定レジスタ | SYCONFR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 49D0h | EPTPC0 | SYNFPフレームフォーマット設定レジスタ | SYFORMR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPO |
| 000C 49D4h | EPTPC0 | レスポンスメッセージ受信タイムアウトレジス タ | RSTOUTR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 4C00h | EPTPC1 | SYNFPステータスレジスタ | SYSR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPO |
| 00C 4C04h | EPTPC1 | SYNFP ステータス通知許可レジスタ | SYIPR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 4C10h | EPTPC1 | SYNFP MACアドレスレジスタ | SYMACRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 4C14h | EPTPC1 | SYNFP MACアドレスレジスタ | SYMACRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 4C1Ch | EPTPC1 | SYNFP自局IPアドレスレジスタ | SYIPADDRR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 00C 4C40h | EPTPC1 | SYNFP 仕様・バージョン設定レジスタ | SYSPVRR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 00C 4C44h | EPTPC1 | SYNFP ドメイン番号設定レジスタ | SYDOMR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 00C 4C50h | EPTPC1 | アナウンスメッセージフラグフィールド設定レ ジスタ | ANFR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 4C54h | EPTPC1 | Syncメッセージフラグフィールド設定レジスタ | SYNFR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 00C 4C58h | EPTPC1 | Delay_Reqメッセージフラグフィールド設定レジスタ | DYRQFR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 00C 4C5Ch | EPTPC1 | Delay_Respメッセージフラグフィールド設定レ ジスタ | DYRPFR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 4C60h | EPTPC1 | SYNFP 自局クロックID レジスタ | SYCIDRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 00C 4C64h | EPTPC1 | SYNFP 自局クロック ID レジスタ | SYCIDRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 00C 4C68h | EPTPC1 | SYNFP 自局ポート番号レジスタ | SYPNUMR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 4C80h | EPTPC1 | SYNFPレジスタ値ロード指示レジスタ | SYRVLDR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 4C90h | EPTPC1 | SYNFP 受信フィルタレジスタ1 | SYRFL1R | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 4C94h | EPTPC1 | SYNFP 受信フィルタレジスタ2 | SYRFL2R | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPO |
| 000C 4C98h | EPTPC1 | SYNFP 送信許可レジスタ | SYTRENR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP |
| 000C 4CA0h | EPTPC1 | マスタクロックIDレジスタ | MTCIDU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTP(|

表4.1 I/O レジスタアドレス一覧 (48 / 54)

| アドロフ | モジュール | しぶっちゃ | レジスタ | 対数 | アクセス | | ナイクル数 | 関連機能 |
|------------|--------|--|---------|--------|------|------------------|---|-------|
| アドレス | シンボル | レジスタ名 | シンボル | n ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>判建煖龍</th></pclkの場合<> | 判建煖龍 |
| 000C 4CA4h | EPTPC1 | マスタクロックIDレジスタ | MTCIDL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4CA8h | EPTPC1 | マスタクロックポート番号レジスタ | MTPID | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CC0h | EPTPC1 | SYNFP 送信間隔設定レジスタ | SYTLIR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CC4h | EPTPC1 | SYNFP 受信logMessageIntervel 値表示レジスタ | SYRLIR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CC8h | EPTPC1 | offsetFromMaster値レジスタ | OFMRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CCCh | EPTPC1 | offsetFromMaster値レジスタ | OFMRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CD0h | EPTPC1 | meanPathDelay値レジスタ | MPDRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CD4h | EPTPC1 | meanPathDelay値レジスタ | MPDRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CE0h | EPTPC1 | grandmasterPriorityフィールド設定レジスタ | GMPR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CE4h | EPTPC1 | grandmasterClockQualityフィールド設定レジスタ | GMCQR | 32 | 32 | 9∼211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CE8h | EPTPC1 | grandmasterIdentity フィールド設定レジスタ | GMIDRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CECh | EPTPC1 | grandmasterIdentity フィールド設定レジスタ | GMIDRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CF0h | EPTPC1 | curentUtcOffset/timeSource フィールド設定レジスタ | CUOTSR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4CF4h | EPTPC1 | stepsRemoved フィールド設定レジスタ | SRR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D00h | EPTPC1 | PTP-primary メッセージ用宛先MAC アドレス設 定レジスタ | PPMACRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D04h | EPTPC1 | PTP-primary メッセージ用宛先MAC アドレス設 定レジスタ | PPMACRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D08h | EPTPC1 | PTP-pdelay メッセージ用MAC アドレス設定レジスタ | PDMACRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4D0Ch | EPTPC1 | PTP-pdelay メッセージ用MAC アドレス設定レジスタ | PDMACRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D10h | EPTPC1 | PTP メッセージEtherType 設定レジスタ | PETYPER | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4D20h | EPTPC1 | PTP-primary メッセージ用宛先IP アドレス設定 レジスタ | PPIPR | 32 | 32 | 9∼211PCLKA | 2~106ICLK | EPTPC |
| 00C 4D24h | EPTPC1 | PTP-pdelay メッセージ用宛先IP アドレス設定 レジスタ | PDIPR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4D28h | EPTPC1 | Event メッセージ用TOS 設定レジスタ | PETOSR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4D2Ch | EPTPC1 | General メッセージ用TOS 設定レジスタ | PGTOSR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D30h | EPTPC1 | PTP-primary メッセージ用TTL 設定レジスタ | PPTTLR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D34h | EPTPC1 | PTP-pdelay メッセージ用TTL 設定レジスタ | PDTTLR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D38h | EPTPC1 | Event メッセージ用UDP 宛先ポート番号設定レ ジスタ | PEUDPR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D3Ch | EPTPC1 | General メッセージ用UDP 宛先ポート番号設定 レジスタ | PGUDPR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D40h | EPTPC1 | フレーム受信フィルタ設定レジスタ | FFLTR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D60h | EPTPC1 | フレーム受信フィルタ用MACアドレスO設定レジスタ | FMAC0RU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D64h | EPTPC1 | フレーム受信フィルタ用MACアドレスO設定レジスタ | FMAC0RL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D68h | EPTPC1 | フレーム受信フィルタ用MACアドレス1設定レ ジスタ | FMAC1RU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4D6Ch | EPTPC1 | フレーム受信フィルタ用MACアドレス1設定レ ジスタ | FMAC1RL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4DC0h | EPTPC1 | 非対称遅延値設定レジスタ | DASYMRU | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4DC4h | EPTPC1 | 非対称遅延値設定レジスタ | DASYMRL | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000C 4DC8h | EPTPC1 | タイムスタンプ遅延値設定レジスタ | TSLATR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4DCCh | EPTPC1 | SYNFP 動作設定レジスタ | SYCONFR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4DD0h | EPTPC1 | SYNFPフレームフォーマット設定レジスタ | SYFORMR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 00C 4DD4h | EPTPC1 | レスポンスメッセージ受信タイムアウトレジス タ | RSTOUTR | 32 | 32 | 9~211PCLKA | 2~106ICLK | EPTPC |
| 000D 0000h | SCIFA8 | シリアルモードレジスタ | SMR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 000D 0002h | SCIFA8 | ビットレートレジスタ | BRR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 000D 0002h | SCIFA8 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 000D 0004h | SCIFA8 | シリアルコントロールレジスタ | SCR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 000D 0006h | SCIFA8 | トランスミットFIFO データレジスタ | FTDR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 000D 0008h | SCIFA8 | シリアルステータスレジスタ | FSR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |

表4.1 I/O レジスタアドレス一覧 (49 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ット数 | アクセス | ICLK≧PCLKの場 | ナイクル数 ICLK <pclkの場< th=""><th>関連機能</th></pclkの場<> | 関連機能 |
|------------|---------|------------------------------|-------|--------|--------|----------------------|--|--------------|
| ,,,,,, | シンボル | | シンボル | ה י | サイズ | ICLK ≦ PCLKの場合 | ICLK < PCLKの場合 | 12122 132112 |
| 00D 000Ah | SCIFA8 | レシーブFIFO データレジスタ | FRDR | 8 | 8 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 000Ch | SCIFA8 | FIFO コントロールレジスタ | FCR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 000Eh | SCIFA8 | FIFO データ数レジスタ | FDR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0010h | SCIFA8 | シリアルポートレジスタ | SPTR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0012h | SCIFA8 | ラインステータスレジスタ | LSR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0014h | SCIFA8 | シリアル拡張モードレジスタ | SEMR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0016h | SCIFA8 | FIFO トリガコントロールレジスタ | FTCR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0020h | SCIFA9 | シリアルモードレジスタ | SMR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0022h | SCIFA9 | ビットレートレジスタ | BRR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0022h | SCIFA9 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0024h | SCIFA9 | シリアルコントロールレジスタ | SCR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0026h | SCIFA9 | トランスミットFIFO データレジスタ | FTDR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0028h | SCIFA9 | シリアルステータスレジスタ | FSR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 002Ah | SCIFA9 | レシーブFIFO データレジスタ | FRDR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 002Ch | SCIFA9 | FIFO コントロールレジスタ | FCR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 002Eh | SCIFA9 | FIFO データ数レジスタ | FDR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0030h | SCIFA9 | シリアルポートレジスタ | SPTR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0032h | SCIFA9 | ラインステータスレジスタ | LSR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0034h | SCIFA9 | シリアル拡張モードレジスタ | SEMR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0036h | SCIFA9 | FIFO トリガコントロールレジスタ | FTCR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0040h | SCIFA10 | シリアルモードレジスタ | SMR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0042h | SCIFA10 | ビットレートレジスタ | BRR | 8 | 8 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 0042h | SCIFA10 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0044h | SCIFA10 | シリアルコントロールレジスタ | SCR | 16 | 16 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 0046h | SCIFA10 | トランスミットFIFO データレジスタ | FTDR | 8 | 8 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 0048h | SCIFA10 | シリアルステータスレジスタ | FSR | 16 | 16 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 004Ah | SCIFA10 | レシーブFIFO データレジスタ | FRDR | 8 | 8 | 3~4PCLKB | 2ICLK | SCIFA |
| 000D 004Ch | SCIFA10 | FIFO コントロールレジスタ | FCR | 16 | 16 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 004Eh | SCIFA10 | FIFO データ数レジスタ | FDR | 16 | 16 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 004L11 | SCIFA10 | FIFO データ致レンスタ シリアルポートレジスタ | SPTR | 16 | 16 | 3~4PCLKB 3~4PCLKB | 2ICLK | SCIFA |
| 00D 0050h | SCIFA10 | | LSR | 16 | 16 | | 2ICLK 2ICLK | SCIFA |
| 000D 0052H | - | ラインステータスレジスタ | SEMR | | | 3~4PCLKB | | |
| | SCIFA10 | シリアル拡張モードレジスタ | | 8 | 8 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 0056h | SCIFA10 | FIFO トリガコントロールレジスタ | FTCR | 16 | 16 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 0060h | SCIFA11 | シリアルモードレジスタ | SMR | 16 | 16 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 0062h | SCIFA11 | ビットレートレジスタ | BRR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0062h | SCIFA11 | モジュレーションデューティレジスタ | MDDR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0064h | SCIFA11 | シリアルコントロールレジスタ | SCR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0066h | SCIFA11 | トランスミットFIFO データレジスタ | FTDR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0068h | SCIFA11 | シリアルステータスレジスタ | FSR | 16 | 16 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 006Ah | SCIFA11 | レシーブFIFO データレジスタ | FRDR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 006Ch | SCIFA11 | FIFO コントロールレジスタ | FCR | 16 | 16 | 3~4PCLKB | 2ICLK | SCIFA |
| 00D 006Eh | SCIFA11 | FIFO データ数レジスタ | FDR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0070h | SCIFA11 | シリアルポートレジスタ | SPTR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0072h | SCIFA11 | ラインステータスレジスタ | LSR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0074h | SCIFA11 | シリアル拡張モードレジスタ | SEMR | 8 | 8 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0076h | SCIFA11 | FIFO トリガコントロールレジスタ | FTCR | 16 | 16 | 3∼4PCLKB | 2ICLK | SCIFA |
| 00D 0100h | RSPI0 | RSPI 制御レジスタ | SPCR | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 00D 0101h | RSPI0 | RSPI スレーブセレクト極性レジスタ | SSLP | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 00D 0102h | RSPI0 | RSPI 端子制御レジスタ | SPPCR | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 00D 0103h | RSPI0 | RSPI ステータスレジスタ | SPSR | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 00D 0104h | RSPI0 | RSPI データレジスタ | SPDR | 32 | 16, 32 | 3∼4PCLKB | 2ICLK | RSPla |

表4.1 I/O レジスタアドレス一覧 (50 / 54)

| アドレス | モジュール | レジスタ名 | レジスタ | ### ### ############################# | 1 | 関連機能 | | |
|------------|-------|-------------------------------|-----------|---------------------------------------|-----------|------------------------|---|---------------|
| 7 | シンボル | レジスす名 | シンボル | | サイズ | | ICLK <pclkの場 合</pclkの場 | 判理 版 能 |
| 000D 0108h | RSPI0 | RSPI シーケンス制御レジスタ | SPSCR | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 00D 0109h | RSPI0 | RSPI シーケンスステータスレジスタ | SPSSR | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 00D 010Ah | RSPI0 | RSPI ビットレートレジスタ | SPBR | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 00D 010Bh | RSPI0 | RSPI データコントロールレジスタ | SPDCR | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 00D 010Ch | RSPI0 | RSPI クロック遅延レジスタ | SPCKD | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 000D 010Dh | RSPI0 | RSPI スレーブセレクトネゲート遅延レジスタ | SSLND | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 00D 010Eh | RSPI0 | RSPI 次アクセス遅延レジスタ | SPND | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 00D 010Fh | RSPI0 | RSPI 制御レジスタ2 | SPCR2 | 8 | 8 | 3∼4PCLKB | 2ICLK | RSPla |
| 000D 0110h | RSPI0 | RSPI コマンドレジスタ 0 | SPCMD0 | 16 | 16 | 3∼4PCLKB | 2ICLK | RSPla |
| 000D 0112h | RSPI0 | RSPI コマンドレジスタ1 | SPCMD1 | 16 | 16 | 3∼4PCLKB | 2ICLK | RSPla |
| 000D 0114h | RSPI0 | RSPI コマンドレジスタ2 | SPCMD2 | 16 | 16 | 3∼4PCLKB | 2ICLK | RSPla |
| 000D 0116h | RSPI0 | RSPI コマンドレジスタ3 | SPCMD3 | 16 | 16 | 3∼4PCLKB | 2ICLK | RSPla |
| 00D 0118h | RSPI0 | RSPI コマンドレジスタ4 | SPCMD4 | 16 | 16 | 3~4PCLKB | 2ICLK | RSPla |
| 00D 011Ah | RSPI0 | RSPI コマンドレジスタ5 | SPCMD5 | 16 | 16 | 3~4PCLKB | 2ICLK | RSPla |
| 00D 011Ch | RSPI0 | RSPI コマンドレジスタ6 | SPCMD6 | 16 | 16 | 3~4PCLKB | 2ICLK | RSPla |
| 00D 011Eh | RSPI0 | RSPI コマンドレジスタ7 | SPCMD7 | 16 | 16 | 3∼4PCLKB | 2ICLK | RSPla |
| 000D 0400h | USBA | システムコンフィギュレーションコントロール レジスタ | SYSCFG | 16 | 16 | 3∼4PCLKB | 2ICLK | USBA |
| 000D 0402h | USBA | CPU バスウェイトレジスタ | BUSWAIT | 16 | 16 | 3∼4PCLKB | 2ICLK | USBA |
| 000D 0404h | USBA | システムコンフィギュレーションステータスレ ジスタ | SYSSTS0 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 00D 0406h | USBA | PLLステータスレジスタ | PLLSTA | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0408h | USBA | デバイスステートコントロールレジスタ0 | DVSTCTR0 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0414h | USBA | CFIFO ポートレジスタ | CFIFO | 32 | 8, 16, 32 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0418h | USBA | DOFIFO ポートレジスタ | D0FIFO | 32 | 8, 16, 32 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 041Ch | USBA | D1FIFO ポートレジスタ | D1FIFO | 32 | 8, 16, 32 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0420h | USBA | CFIFO ポート選択レジスタ | CFIFOSEL | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 00D 0422h | USBA | CFIFO ポートコントロールレジスタ | CFIFOCTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 00D 0428h | USBA | DOFIFO ポート選択レジスタ | D0FIFOSEL | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 00D 042Ah | USBA | DOFIFO ポートコントロールレジスタ | DOFIFOCTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 042Ch | USBA | D1FIFO ポート選択レジスタ | D1FIFOSEL | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |

表4.1 I/O レジスタアドレス一覧 (51 / 54)

| マドレフ | モジュール | しごっちを | レジスタ | を数 | アクセス | | サイクル数 | 日日 *本 +燃 公仁 |
|------------|-------|-----------------------|-----------|---------|------|------------------------|---|-------------|
| アドレス | シンボル | レジスタ名 | シンボル | ہر ٽ | サイズ | ICLK≧PCLKの場合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 000D 042Eh | USBA | D1FIFO ポートコントロールレジスタ | D1FIFOCTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0430h | USBA | 割り込み許可レジスタ 0 | INTENB0 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0432h | USBA | 割り込み許可レジスタ1 | INTENB1 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0436h | USBA | BRDY 割り込み許可レジスタ | BRDYENB | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0438h | USBA | NRDY 割り込み許可レジスタ | NRDYENB | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 043Ah | USBA | BEMP 割り込み許可レジスタ | BEMPENB | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 043Ch | USBA | SOF 出力コンフィギュレーションレジスタ | SOFCFG | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 043Eh | USBA | PHY設定レジスタ | PHYSET | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0440h | USBA | 割り込みステータスレジスタ0 | INTSTS0 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0442h | USBA | 割り込みステータスレジスタ1 | INTSTS1 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0446h | USBA | BRDY 割り込みステータスレジスタ | BRDYSTS | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0448h | USBA | NRDY 割り込みステータスレジスタ | NRDYSTS | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 044Ah | USBA | BEMP 割り込みステータスレジスタ | BEMPSTS | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 044Ch | USBA | フレームナンバレジスタ | FRMNUM | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0450h | USBA | USB アドレスレジスタ | USBADDR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0454h | USBA | USB リクエストタイプレジスタ | USBREQ | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0456h | USBA | USB リクエストバリューレジスタ | USBVAL | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |

表4.1 I/O レジスタアドレス一覧 (52 / 54)

| マドレフ | モジュール | しごっねを | レジスタ | 教 | アクセス | | サイクル数 | 日日 · 市 +総 台に |
|------------|-------|---------------------|----------|---------|------|------------------------|---|--------------|
| アドレス | シンボル | レジスタ名 | シンボル | ת, پ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 000D 0458h | USBA | USB リクエストインデックスレジスタ | USBINDX | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 045Ah | USBA | USB リクエストレングスレジスタ | USBLENG | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 045Ch | USBA | DCP コンフィギュレーションレジスタ | DCPCFG | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 045Eh | USBA | DCP マックスパケットサイズレジスタ | DCPMAXP | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0460h | USBA | DCP コントロールレジスタ | DCPCTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0464h | USBA | パイプウィンドウ選択レジスタ | PIPESEL | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0468h | USBA | パイプコンフィギュレーションレジスタ | PIPECFG | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 046Ah | USBA | パイプバッファ指定レジスタ | PIPEBUF | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 046Ch | USBA | パイプマックスパケットサイズレジスタ | PIPEMAXP | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 046Eh | USBA | パイプ周期制御レジスタ | PIPEPERI | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0470h | USBA | パイプ1 コントロールレジスタ | PIPE1CTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0472h | USBA | パイプ2 コントロールレジスタ | PIPE2CTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0474h | USBA | パイプ3 コントロールレジスタ | PIPE3CTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0476h | USBA | パイプ4 コントロールレジスタ | PIPE4CTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0478h | USBA | パイプ5 コントロールレジスタ | PIPE5CTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 047Ah | USBA | パイプ6 コントロールレジスタ | PIPE6CTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 047Ch | USBA | パイプ7 コントロールレジスタ | PIPE7CTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |

表4.1 I/O レジスタアドレス一覧 (53 / 54)

| マドレフ | モジュール | 1.37.4.8 | レジスタ | 教 | アクセス | | サイクル数 | 日日 本 北級 会に |
|------------|-------|--------------------------------|----------|---------|------|------------------------|---|------------|
| アドレス | シンボル | レジスタ名 | シンボル | ہر ٽ | サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 000D 047Eh | USBA | パイプ8 コントロールレジスタ | PIPE8CTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0480h | USBA | パイプ9 コントロールレジスタ | PIPE9CTR | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0490h | USBA | パイプ1 トランザクションカウンタ許可レジス タ | PIPE1TRE | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0492h | USBA | パイプ1 トランザクションカウンタレジスタ | PIPE1TRN | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0494h | USBA | パイプ2 トランザクションカウンタ許可レジス タ | PIPE2TRE | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0496h | USBA | パイプ2 トランザクションカウンタレジスタ | PIPE2TRN | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0498h | USBA | パイプ3 トランザクションカウンタ許可レジス タ | PIPE3TRE | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 049Ah | USBA | パイプ3 トランザクションカウンタレジスタ | PIPE3TRN | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 049Ch | USBA | パイプ4 トランザクションカウンタ許可レジス タ | PIPE4TRE | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 049Eh | USBA | パイプ4 トランザクションカウンタレジスタ | PIPE4TRN | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 04A0h | USBA | パイプ5 トランザクションカウンタ許可レジス タ | PIPE5TRE | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 04A2h | USBA | パイプ5 トランザクションカウンタレジスタ | PIPE5TRN | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 04D0h | USBA | デバイスアドレス 0 コンフィギュレーションレ ジスタ | DEVADD0 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 04D2h | USBA | デバイスアドレス1 コンフィギュレーションレ ジスタ | DEVADD1 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 04D4h | USBA | デバイスアドレス2 コンフィギュレーションレジスタ | DEVADD2 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 04D6h | USBA | デバイスアドレス3 コンフィギュレーションレ ジスタ | DEVADD3 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 04D8h | USBA | デバイスアドレス4 コンフィギュレーションレ ジスタ | DEVADD4 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |

表 4.1 I/O レジスタアドレス一覧 (54 / 54)

| | T 22 - 0 | | L 25.7 F | 教 | 7247 | アクセス・ | サイクル数 | |
|------------|---------------|---------------------------------------|--------------|---------|-------------|------------------------|---|------|
| アドレス | モジュール シンボル | レジスタ名 | レジスタ シンボル | بر خ | アクセス サイズ | ICLK≧PCLKの場 合 | ICLK <pclkの場合< th=""><th>関連機能</th></pclkの場合<> | 関連機能 |
| 000D 04DAh | USBA | デバイスアドレス5コンフィギュレーションレ ジスタ | DEVADD5 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0500h | USBA | ローパワーコントロールレジスタ | LPCTRL | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0502h | USBA | ローパワーステータスレジスタ | LPSTS | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0540h | USBA | Battery Charging コントロールレジスタ | BCCTRL | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0544h | USBA | ファンクションL1コントロールレジスタ1 | PL1CTRL1 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0546h | USBA | ファンクションL1コントロールレジスタ2 | PL1CTRL2 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0548h | USBA | ホストL1コントロールレジスタ1 | HL1CTRL1 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 054Ah | USBA | ホストL1コントロールレジスタ2 | HL1CTRL2 | 16 | 16 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |
| 000D 0560h | USBA | ディーブスタンバイ USB トランシーバ制御/端 子モニタレジスタ | DPUSR0R | 32 | 32 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比)の整数切り上 げ以上 (注5) | USBA |
| 000D 0564h | USBA | ディープスタンバイ USB サスペンド/レジュー ム割り込みレジスタ | DPUSR1R | 32 | 32 | (3+BUSWAIT) PCLKA以上 | 1+(3+BUSWAIT)×(I CLK/PCLKAの周波 数比) の整数切り上 げ以上 (注5) | USBA |

- 注1. PPG0.PCRの設定により、パルス出力グループ2とパルス出力グループ3の出力トリガ設定値が同一の場合は、PPG0.NDRHのアドレスは0008 81EChとなります。出力トリガが異なる場合は、パルス出力グループ2に対応するPPG0.NDRHのアドレスは0008 81EEh、出力グループ3に対応するPPG0.NDRHは0008 81EChとなります。
- 注2. PPG0.PCRの設定により、パルス出力グループ0とパルス出力グループ1の出力トリガ設定値が同一の場合は、PPG0.NDRL のアドレスは0008 81EDhとなります。出力トリガが異なる場合は、パルス出力グループ0に対応するPPG0.NDRLのアドレスは000881EFh、出力グループ1に対応するPPG0.NDRLは0008 81EDhとなります。
- 注3. PPG1.PCRの設定により、パルス出力グループ6とパルス出力グループ7の出力トリガ設定値が同一の場合は、PPG1.NDRHのアドレスは0008 81FChとなります。出力トリガが異なる場合は、パルス出力グループ6に対応するPPG1.NDRHのアドレスは0008 81FEh、出力グループ7に対応するPPG1.NDRHは0008 81FChとなります。
- 注4. PPG1.PCRの設定により、パルス出力グループ4とパルス出力グループ5の出力トリガ設定値が同一の場合は、PPG1.NDRL のアドレスは000881FDhとなります。出力トリガが異なる場合は、パルス出力グループ4に対応するPPG1.NDRLのアドレスは0008 81FFh、出力グループ5に対応するPPG1.NDRLは0008 81FDhとなります。
- 注5. USB動作中にレジスタアクセスを行った場合、アクセスが待たされることがあります。

5. 電気的特性

5.1 絶対最大定格

表 5.1 絶対最大定格

条件: VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V

| 項目 | 記号 | 定格值 | 単位 |
|---------------------------------------|----------------------|-----------------------------|----|
| 電源電圧 | VCC, VCC_USB | − 0.3 ~ + 4.6 | V |
| V _{BATT} 電源電圧 | V _{BATT} | − 0.3 ~ + 4.6 | V |
| 入力電圧(5Vトレラント対応ポート ^(注1) 以外) | V _{in} | −0.3 ~ VCC + 0.3 | V |
| 入力電圧(5Vトレラント対応ポート ^(注1)) | V _{in} | − 0.3 ∼ +5.8 | V |
| リファレンス電源電圧 | VREFH0 | −0.3 ~ VCC + 0.3 | V |
| アナログ電源電圧 | AVCC0, AVCC1 (注2) | −0.3 ~ +4.6 | V |
| USBA電源電圧 | VCC_USBA (注 2) | − 0.3 ~ +4.6 | V |
| USBA アナログ電源電圧 | AVCC_USBA (注 2) | − 0.3 ~ +4.6 | V |
| アナログ入力電圧 | V _{AN} | -0.3 ∼ AVCC + 0.3 | V |
| 動作温度 | T _{opr} | −40 ~ +85 | °C |
| 動作温度(高温度仕様品) | T _{opr} | -40 ~ +105 (計画中) | °C |
| 保存温度 | T _{stg} | −55 ~ +125 | °C |

【使用上の注意】絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

注1. ポート07とポート11~17、ポート20, 21、ポート30~33、ポート67、ポートC0~C3は、5Vトレラント対応です。

注2. AVCC0, AVCC1, VCC_USBはVCCに、AVSS0, AVSS1, VSS_USBはVSSに接続してください。
A/Dのユニット0を使用しない場合、VREFH0端子はVCCに、VREFL0端子はVSSにそれぞれ接続し開放しないでください。
USBAを使用しない場合、VCC_USBA, AVCC_USBAはVCCに、VSS1_USBA, VSS2_USBA, PVSS_USBA, AVSS_USBA端子はVSSにそれぞれ接続し開放しないでください。

5.2 DC 特性

表 5.2 DC特性(1)

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6$ V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = AVSS_USBA = OV,

| | 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|---------------------|--|-----------------|------------|-----|-----------|----|------|
| シュミットトリガ | IRQ入力端子(注1) | V _{IH} | VCC × 0.8 | _ | VCC + 0.3 | V | _ |
| 入力電圧 | MTU入力端子 ^(注1) GPT入力端子 ^(注1) | V _{IL} | -0.3 | | VCC × 0.2 | | |
| | POE3入力端子 (注1) TPU入力端子 (注1) TMR入力端子 (注1) SCI入力端子 (注1) SCI入力端子 (注1) ADTRG#入力端子 (注1) RES#、NMI | ΔV_{T} | VCC × 0.06 | _ | _ | | |
| | RIIC入力端子 | V _{IH} | VCC × 0.7 | | 5.8 | | |
| | (SMBus を除く) | V _{IL} | -0.3 | | VCC × 0.3 | | |
| | | ΔV_{T} | VCC × 0.05 | | _ | | |
| | 5V トレラント対応ポート ^(注2) | V _{IH} | VCC × 0.8 | | 5.8 | | |
| | | V _{IL} | -0.3 | _ | VCC × 0.2 | | |
| | 5Vトレラント対応ポート以外 | V _{IH} | VCC × 0.8 | _ | VCC+ 0.3 | | |
| | その他の入力端子 ^(注3) | V _{IL} | -0.3 | _ | VCC × 0.2 | | |
| 入力High レベル | MD端子、EMLE | V _{IH} | VCC × 0.9 | _ | VCC + 0.3 | V | |
| 電圧(シュミットトリガ入力端子を除く) | EXTAL, RSPI入力端子、 EXDMAC入力端子、WAIT#、 TCK, SSI入力端子、 SDHI入力端子、MMC入力端子、 PDC入力端子、QSPI入力端子 | | VCC × 0.8 | _ | VCC + 0.3 | | |
| | ETHERC入力端子 | | 2.3 | _ | VCC + 0.3 | | |
| | XCIN | | _ | _ | VCC + 0.3 | | |
| | D0~D31 | | VCC × 0.7 | 1 | VCC + 0.3 | | |
| | RIIC (SMBus) | | 2.1 | 1 | 5.8 | | |
| 入力Low レベル | MD端子、EMLE | V_{IL} | -0.3 | - | VCC × 0.1 | V | |
| 電圧(シュミットトリガ入力端子を除く) | EXTAL, RSPI入力端子、 ETHERC入力端子、 EXDMAC入力端子、WAIT#、 TCK, SSI入力端子、 SDHI入力端子、MMC入力端子、 PDC入力端子、QSPI入力端子 | | -0.3 | _ | VCC × 0.2 | | |
| | XCIN | | -0.3 | - | | | |
| | D0~D31 | | -0.3 | _ | VCC × 0.3 | | |
| | RIIC (SMBus) | | -0.3 | | 0.8 | | |

- 注1.
- 注2.
- 5Vトレラント対応のポートで兼用している端子は該当しません。 ポート07とポート11~17、ポート20, 21、ポート30~33、ポート67、ポートC0~C3は、5Vトレラント対応です。 P32, P31, P30に関してV_{BATT}電源選択時は下記範囲で入力してください。 注3. VIH min = $V_{BATT} \times 0.8$, max = $V_{BATT} + 0.3$, VIL min = -0.3, max = $V_{BATT} \times 0.2$ ($V_{BATT} = 2.0 \sim 3.6 \text{V}$)

DC特性 (2) 表5.3

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7~3.6V, 2.7 \leq VREFH0 \leq AVCC0, VCC_USBA = AVCC_USBA = 3.0~3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| | 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|------------------------|---|------------------|-----------|-----|-----|----|--|
| 出力High レベル電圧 | 全出力端子 | V _{OH} | VCC - 0.5 | _ | _ | V | I _{OH} = -1mA |
| 出力Low レベル 電圧 | 全出力端子 (RIIC端子、ETHERC出力端子 を除く) | V _{OL} | _ | _ | 0.5 | V | I _{OL} = 1.0mA |
| | RIIC出力端子 | | _ | _ | 0.4 | | I _{OL} = 3.0mA |
| | | | _ | _ | 0.6 | | I _{OL} = 6.0mA |
| | RIIC出力端子 (P12, P13のチャネル0のみ) | V _{OL} | _ | _ | 0.4 | V | I _{OL} = 15.0mA (ICFER.FMPE = 1) |
| | | | _ | 0.4 | 1 | | I _{OL} = 20.0mA (ICFER.FMPE = 1) |
| | ETHERC出力端子 | V_{OL} | _ | _ | 0.4 | V | I _{OL} = 1.0mA |
| 入力リーク電流 | RES#、MD端子、EMLE ^(注1) 、 BSCANP ^(注1) 、NMI | I _{in} | _ | _ | 1.0 | μA | V _{in} = 0V V _{in} = VCC |
| スリーステートリー ク電流(オフ状態) | 5V トレラント対応ポート以外 | I _{TSI} | _ | _ | 1.0 | μA | V _{in} = 0V V _{in} = VCC |
| | 5V トレラント対応ポート | | _ | _ | 5.0 | | $V_{in} = 0V$ $V_{in} = 5.5V$ |
| 入力プルアップ MOS電流 | ポート0~2, ポート3、ポート4~G、 ポートJ3, J5 | I _p | -300 | _ | -10 | μА | VCC = 2.7 ~ 3.6V V _{in} = 0V |
| 入力プルダウン MOS電流 | EMLE, BSCANP | I _p | 10 | _ | 300 | μA | V _{in} = VCC |
| 入力容量 | 全入力端子 (ポート03, 05、ポート12, 13, 16, 17, EMLE, BSCANP, USB0_DP, USB0_DM, USBA_DP, USBA_DM以外) | C _{in} | _ | _ | 8 | pF | Vbias = 0V Vamp = 20mV f = 1MHz $T_a = 25$ °C |
| | ポート03, 05、ポート12, 13, 16, 17, EMLE, BSCANP, USB0_DP, USB0_DM, USBA_DP, USBA_DM | | | _ | 16 | | |

注1. EMLE端子、BSCANP端子の入力リーク電流はV_{in} = 0V時のみの値です。

表5.4 DC特性(3)

条件: VCC = AVCC0 = AVCC1 = VREFH0 = VCC_USB = 2.7~3.6V, 2.7 ≦ VREFH0 ≦ AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = AVSS_USBA = OV,

| | | | 項目 | | 記号 | min | typ | max | 単位 | 測定条件 |
|------|-----------------------|---|-----------------------------|--|-----------------|-----|------|------------|----------------|--|
| 消費電流 | | 最大動 | 作 (注2) | | I _{CC} | _ | _ | 110 | mA | ICLK = 120MHz |
| (注1) | | 通常 | 周辺機 | 能クロック供給状態 (注4) | (注3) | | 39 | 1 | | PCLKA = 120MHz PCLKB = 60MHz |
| | | 動作 | 周辺機 | 能クロック停止状態 ^(注4) | | | 16 | - | | PCLKC = 60MHz |
| | . т | Core mark 動作 | 周辺機 | 能クロック停止状態 ^(注4) | | _ | 21 | _ | | PCLKD = 60MHz FCLK = 60MHz BCLK = 120MHz |
| | | スリープモード時:周辺機能クロック供給 状態 ^(注4) | | | _ | 32 | 61 | | BCLK端子 = 60MHz | |
| | 高速動作モ | | 全モジュールクロック ストップモード時(参考値) | | | _ | 10 | 28 | | |
| | | BGO の増加 ^(注5) | | データフラッシュメモリ書 き換え中のコードフラッ シュメモリ読み出し | | _ | 7 | _ | | |
| | | | | コードフラッシュメモリ書 き換え中のコードフラッ シュメモリ読み出し | | | 10 | - | | |
| | 低速動作 | モード | 1:周辺 | | | _ 3 | | 全クロック 1MHz | | |
| | 低速動作 | モード2 | 2:周辺 | 機能クロック停止状態 ^(注4) | | _ | 1.2 | _ | | 全クロック32.768kHz |
| | ソフトウェアスタンバイモード | | | | _ | 0.7 | 10 | | | |
| | | | | M, USB レジューム検出部 電源供給あり | | _ | 22 | 63 | μΑ | |
| | л Н Л Н Г Ў | スタン RAM, I | JSB | パワーオンリセット回路 低消費電力機能無効 ^(注6) | | | 12.5 | 26 | | |
| | ディー ソフトウ スタンバイ: | レジュ 検出部 (USBC 電源供 | のみ) | パワーオンリセット回路 低消費電力機能有効 ^(注7) | | | 3.1 | 13.5 | | |
| | | RTC動 | | 低CL水晶発振子使用時 | | _ | 0.6 | _ | | |
| | | の増分 | · | 標準CL水晶発振子使用時 | | | 2.0 | 1 | | |
| | VCCオフ (バッテ | リバック | アップ | 低CL水晶発振子使用時 | | _ | 0.9 | _ | | V _{BATT} = 2.0V, VCC = 0V |
| | 機能により ブクロック 動作) | | - • | | | _ | 1.6 | _ | | V _{BATT} = 3.3V, VCC = 0V |
| | -331F/ | | | 標準CL水晶発振子使用時 | | _ | 1.7 | _ | | V _{BATT} = 2.0V, VCC = 0V |
| | | | | | | _ | 3.3 | | | V _{BATT} = 3.3V, VCC = 0V |

- 注1. 消費電流値はすべての出力端子を無負荷状態にして、さらに内蔵プルアップMOSをオフ状態にした場合の値です。
- 注2.
- 周辺機能はクロック供給状態。BGO動作は除きます。 I_{CC}は、下記の式にしたがってf(ICLK)に依存します。(ICLK/PCLKA:PCLKB/PCLKC/PCLKD:BCLK:BCLK端子 = 10:5:10:5 注3. @EXTAL = 12MHz)
 - I_{CC} max = 0.77 × f + 18(高速動作モード [最大動作] 時)
 - I_{CC} typ = 0.08 × f + 6(高速動作モード [通常動作] 時)
 - I_{CC} typ = 0.5 × f + 2.6 (ICLK 1MHz max) (低速動作モード1時)
 - I_{CC} max = 0.36 × f + 18 (スリープ時)
- 注4. BGO動作は除きます。また、周辺機能のクロック供給、停止は、モジュールストップコントロールレジスタA~Dのビット 設定による状態の違いのみになります。
 - 周辺機能クロック停止状態は、FCLK=BCLK=PCLKA=PCLKB=PCLKC=PCLKD=BCLK端子=3.75MHz(64分周)に設定。
- コードフラッシュメモリでのプログラム実行中に、コードフラッシュメモリ(プログラム領域とリード領域のアドレス範囲 注5. の組み合わせに制限あり)、またはデータフラッシュメモリをプログラム/イレース実行した場合の増加分です。
- 注6. 低消費電力機能無効 DEEPCUT[1:0] = 01b
- 低消費電力機能有効 DEEPCUT[1:0] = 11b

DC特性(4) 表5.5

条件: $VCC = AVCC0 = AVCC1 = VREFH0 = VCC_USB = 2.7 \sim 3.6V, 2.7 \le VREFH0 \le AVCC0$,

VCC_USBA = AVCC_USBA = 3.0~3.6V,
VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

| | 項目 | | 記号 | min | typ | max | 単位 | 測定条件 |
|--------------|--|------------------|-----------------------|-----|------|-------|----------------|--|
| アナログ | 12 ビットA/D変換中(<i>=</i> | Al _{CC} | _ | 0.7 | 1.0 | mA | IAVCC0_AD | |
| 電源電流 (注1) | 12ビットA/D変換中(ユニット0)+ チャネル専用サンプル&ホールド(3ch分) | | | _ | 1.7 | 2.5 | mA | IAVCC0_AD+SH |
| | 12ビットA/D変換中(<i>=</i> | | _ | 0.6 | 1.0 | mA | IAVCC1_AD | |
| | 12ビットA/D変換中(<i>二</i> | | _ | 0.7 | 1.1 | mA | IAVCC1_AD+TEMP | |
| | D/A変換中 | AMP出力なし | | _ | 0.24 | 0.4 | mA | IAVCC1_DA |
| | (1ユニット当り) | AMP出力あり | | _ | 0.4 | 0.7 | mA | |
| | A/D, D/A、温度センサ変 | - 換待機時(全ユニット) | | _ | 0.9 | 1.4 | mA | IAVCC0 + IAVCC1 |
| | A/D, D/A、温度センサス | (タンバイ時(全ユニット) | | _ | 1.3 | 3.0 | μΑ | IAVCC0 + IAVCC1 |
| リファレンス | 12ビットA/D変換中(<i>二</i> | 1二ット0) | Al _{REFH} | _ | 70 | 120 | μΑ | IVREFH0 |
| 電源電流 | 12ビットA/D変換待機師 | 寺(ユニット0) | | _ | 0.07 | 0.4 | μΑ | IVREFH0 |
| | 12ビットA/Dスタンバー | (時(ユニット0) | | _ | 0.07 | 0.2 | μΑ | IVREFH0 |
| USB動作 | ロースピード | USB0 | I _{CCUSBLS} | _ | 3.5 | 6.5 | mA | VCC_USB |
| 電流 | | USBA | | _ | 8.5 | 12.0 | mA | VCC_USBA = AVCC_USBA (PHYSET.HSEB = 0) |
| | | USBA | | _ | 2.8 | 3.6 | mA | VCC_USBA = AVCC_USBA (PHYSET.HSEB = 1) |
| | フルスピード | USB0 | I _{CCUSBFS} | _ | 4.0 | 10.0 | mA | VCC_USB |
| | | USBA | | _ | 12.0 | 20.0 | mA | VCC_USBA = AVCC_USBA (PHYSET.HSEB = 0) |
| | | USBA | | _ | 6.5 | 13.0 | mA | VCC_USBA = AVCC_USBA (PHYSET.HSEB = 1) |
| | スタンバイ時(ダイレ クトパワーダウン) | USBA | I _{CCUSBSBY} | _ | 0.1 | 3.0 | μΑ | VCC_USBA = AVCC_USBA |
| RAMスタンバ | RAMスタンバイ電圧 | | V_{RAM} | 2.7 | _ | _ | V | |
| VCC立ち上が | り勾配 | | SrVCC | 8.4 | 1 | 20000 | μs/V | |
| VCC立ち下が | り勾配 ^(注2) | | SfVCC | 8.4 | _ | _ | μs/V | |

注1. 12 ビットAD (ユニット1)、D/Aは電源電流にリファレンス電流も含む値です。 注2. $V_{\rm BATT}$ を使用する場合に適用します。

出力許容電流 表5.6

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| | 項目 | | | | | max | 単位 |
|--------------------|-----------------------|------|------------------|---|---|------|----|
| 出力Low レベル許容電流 | 全出力端子 (注1) | 通常駆動 | I _{OL} | _ | _ | 2.0 | mA |
| (1端子あたりの平均値) | 全出力端子 (注2) | 高駆動 | I _{OL} | _ | _ | 3.8 | mA |
| 出力Low レベル許容電流 | 全出力端子 (注1) | 通常駆動 | I _{OL} | _ | _ | 4.0 | mA |
| (1端子あたりの最大値) | 全出力端子 (注2) | 高駆動 | I _{OL} | _ | _ | 7.6 | mA |
| 出力Low レベル許容電流(総和) | 全出力端子の総和 | | Σl _{OL} | _ | _ | 80 | mA |
| 出力High レベル許容電流 | 全出力端子 ^(注1) | 通常駆動 | I _{OH} | _ | _ | -2.0 | mA |
| (1端子あたりの平均値) | 全出力端子 (注2) | 高駆動 | I _{OH} | _ | _ | -3.8 | mA |
| 出力High レベル許容電流 | 全出力端子 ^(注1) | 通常駆動 | I _{OH} | _ | _ | -4.0 | mA |
| (1端子あたりの最大値) | 全出力端子 (注2) | 高駆動 | I _{OH} | _ | _ | -7.6 | mA |
| 出力High レベル許容電流(総和) | 全出力端子の総和 | | Σl _{OH} | _ | _ | -80 | mA |

【使用上の注意】LSIの信頼性を確保するため、出力電流値は表 5.6 の値を超えないようにしてください。

- 注1. 通常駆動が選択できる端子で通常駆動を設定した場合の値
- 注2. 通常駆動が選択できる端子で高駆動を設定した場合、あるいは高駆動固定の端子の値

5.3 AC 特性

表5.7 動作周波数(高速動作モード)

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6$ V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = AVSS_USBA = OV,

 $T_a = T_{opr}$

| | 項目 | 記号 | min | typ | max | 単位 | | | | | | | | | | | | | | | | | | | | | | |
|-------|--------------------|-------------|-------|-----|-----|-----|-----|--|--|--|--|---|---|--|--|--|---|--|--|--|--|---|--|--|--|---|---|----|
| 動作周波数 | システムクロック(ICLK) | | | _ | _ | 120 | MHz | | | | | | | | | | | | | | | | | | | | | |
| | 周辺モジュールクロック(PCLKA) | | | _ | _ | 120 | | | | | | | | | | | | | | | | | | | | | | |
| | 周辺モジュールクロック(PCLKB) | | | _ | _ | 60 | | | | | | | | | | | | | | | | | | | | | | |
| | 周辺モジュールクロック(PCLKC) | | | _ | _ | 60 | | | | | | | | | | | | | | | | | | | | | | |
| | 周辺モジュールクロック(PCLKD) | | | _ | _ | 60 | | | | | | | | | | | | | | | | | | | | | | |
| | FlashIFクロック(FCLK) | | (注 1) | _ | 60 | | | | | | | | | | | | | | | | | | | | | | | |
| | 外部バスクロック(BCLK) | 177~144ピンのみ | | _ | - | 120 | | | | | | | | | | | | | | | | | | | | | | |
| | | 100ピンのみ | | _ | 1 | 60 | | | | | | | | | | | | | | | | | | | | | | |
| | BCLK端子出力 | 177~144ピンのみ | | _ | 1 | 60 | | | | | | | | | | | | | | | | | | | | | | |
| | | 100ピンのみ | _ | _ | 1 | 30 | | | | | | | | | | | | | | | | | | | | | | |
| | SDRAMクロック (SDCLK) | 177~144ピンのみ | | | | | | | | | | 7 | 1 | | | |] | | | | | 1 | | | | _ | 1 | 60 |
| | SDCLK端子出力 | 177~144ピンのみ | | _ | _ | 60 | | | | | | | | | | | | | | | | | | | | | | |

注1. フラッシュメモリの書き換えを行う場合は、FCLKを4MHz以上としてください。

表5.8 動作周波数 (低速動作モード1)

条件: $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7 \le VREFH0 \le AVCC0$,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| | 項目 | | | | typ | max | 単位 | | | | | | | | | | | | | | | |
|-------|--------------------|--------------------|---|---|-----|-----|-----|--|---|---|--|--|--|--|--|--|--|--|---|---|---|--|
| 動作周波数 | システムクロック(ICLK) | | | _ | _ | 1 | MHz | | | | | | | | | | | | | | | |
| | 周辺モジュールクロック(PCLK | 周辺モジュールクロック(PCLKA) | | | _ | 1 | | | | | | | | | | | | | | | | |
| | 周辺モジュールクロック(PCLK |] | _ | _ | 1 | | | | | | | | | | | | | | | | | |
| | 周辺モジュールクロック(PCLK |] | _ | _ | 1 | | | | | | | | | | | | | | | | | |
| | 周辺モジュールクロック(PCLK |] | _ | _ | 1 | | | | | | | | | | | | | | | | | |
| | FlashIFクロック (FCLK) | | _ | _ | 1 | | | | | | | | | | | | | | | | | |
| | 外部バスクロック(BCLK) | 177~144ピンのみ | | _ | _ | 1 | | | | | | | | | | | | | | | | |
| | | 100ピンのみ |] | _ | _ | 1 | | | | | | | | | | | | | | | | |
| | BCLK端子出力 | 177~144ピンのみ | | _ | _ | 1 | | | | | | | | | | | | | | | | |
| | | 100ピンのみ | - | | | | | | | | | | | | | | | | 1 | 1 | 1 | |
| | SDRAMクロック (SDCLK) | 177~144ピンのみ | | | | | | | _ | 1 | | | | | | | | | | | | |
| | SDCLK端子出力 | 177~144ピンのみ | | _ | _ | 1 | | | | | | | | | | | | | | | | |

注1. 12ビットA/Dコンバータを使用する場合、1MHz以上の設定が必要です。

表5.9 動作周波数(低速動作モード2)

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 ~ 3.6V, 2.7 ≦ VREFH0 ≦ AVCC0, VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

| | 項目 | 記号 | min | typ | max | 単位 | | | | | | | | | | | |
|-------|------------------------------------|-------------|-----|------|-----|-----|-----|--|---|--|--|--|---|---|-----|-----|--|
| 動作周波数 | システムクロック(ICLK) | | | 32 | _ | 264 | kHz | | | | | | | | | | |
| | 周辺モジュールクロック(PCLKA) | | | _ | _ | 264 | | | | | | | | | | | |
| | 周辺モジュールクロック(PCLKB) | | | _ | _ | 264 | | | | | | | | | | | |
| | 周辺モジュールクロック(PCLKC) ^(注1) | | | _ | _ | 264 | | | | | | | | | | | |
| | 周辺モジュールクロック(PCLKD) ^(注1) | | | _ | _ | 264 | | | | | | | | | | | |
| | FlashIFクロック(FCLK) | | | 32 — | _ | 264 | | | | | | | | | | | |
| | 外部バスクロック(BCLK) | 177~144ピンのみ | | _ | _ | 264 | | | | | | | | | | | |
| | | 100ピンのみ | | _ | _ | 264 | | | | | | | | | | | |
| | BCLK端子出力 | 177~144ピンのみ | | _ | _ | 264 | | | | | | | | | | | |
| | | 100ピンのみ | | | | | | | - | | | | | _ | _ | 264 | |
| | SDRAMクロック (SDCLK) | 177~144ピンのみ | | | | | | | | | | | _ | 1 | 264 | | |
| | SDCLK端子出力 | 177~144ピンのみ | | _ | _ | 264 | | | | | | | | | | | |

注1. 12ビットA/Dコンバータは使用できません。

5.3.1 リセットタイミング

表5.10 リセットタイミング

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

| | 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|-----------|--|--------------------|-----|-----|-----|-------------------|-------|
| RES#パルス幅 | 電源投入時 | t _{RESWP} | 1 | _ | _ | ms | 図 5.1 |
| | ディープソフトウェアスタンバイモード | t _{RESWD} | 0.6 | 1 | _ | ms | 図 5.2 |
| | ソフトウェアスタンバイモード、 低速動作モード2 | t _{RESWS} | 0.3 | _ | _ | ms | |
| | コードフラッシュメモリのプログラム/イレーズ中、 データフラッシュメモリのプログラム/イレーズ/ ブランクチェック中 | t _{RESWF} | 200 | _ | _ | μs | |
| | 上記以外 | t _{RESW} | 200 | _ | _ | μs | |
| RES#解除後待根 | 幾時間 | t _{RESWT} | 62 | _ | 63 | t _{Lcyc} | 図 5.1 |
| (独立ウォッチト | 内部リセット時間 (独立ウォッチドッグタイマリセット、ウォッチドッグタイマリセット、ソフトウェアリセット) | | 108 | _ | 116 | t _{Lcyc} | |




図 5.1 電源投入時リセット入力タイミング




図 5.2 リセット入力タイミング

5.3.2 クロックタイミング

表5.11 BCLK端子出力、SDCLK端子出力クロックタイミング

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

| 項目 | | 記号 | min | typ | max | 単位 | 測定条件 |
|-----------------------|-----------|-------------------|------|-----|-----|----|-------|
| BCLK端子出力サイクル時間 | 177~144ピン | t _{Bcyc} | 16.6 | _ | _ | ns | 図 5.3 |
| | 100ピン以下 | | 33.2 | 1 | 1 | ns | |
| BCLK端子出力High レベルパルス幅 | | t _{CH} | 3.3 | 1 | 1 | ns | |
| BCLK端子出力Low レベルパルス幅 | | t _{CL} | 3.3 | 1 | 1 | ns | |
| BCLK端子出力立ち上がり時間 | | t _{Cr} | _ | 1 | 5 | ns | |
| BCLK端子出力立ち下がり時間 | | t _{Cf} | _ | 1 | 5 | ns | |
| SDCLK端子出力サイクル時間 | 177~144ピン | t _{Bcyc} | 16.6 | | - | ns | |
| SDCLK端子出力High レベルパルス幅 | | t _{CH} | 3.3 | _ | _ | ns | |
| SDCLK端子出力Low レベルパルス幅 | | t _{CL} | 3.3 | _ | _ | ns | |
| SDCLK端子出力立ち上がり時間 | | t _{Cr} | _ | 1 | 5 | ns | |
| SDCLK端子出力立ち下がり時間 | | t _{Cf} | _ | | 5 | ns | |




図 5.3 BCLK 端子出力、SDCLK 端子出力タイミング

表5.12 EXTALクロックタイミング

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|-----------------------------|--------------------|-------|-----|-----|----|------|
| EXTAL外部クロック入力サイクル時間 | t _{EXcyc} | 41.66 | 1 | 1 | ns | 図5.4 |
| EXTAL 外部クロック入力パルス幅 High レベル | t _{EXH} | 15.83 | _ | _ | ns | |
| EXTAL 外部クロック入力パルス幅 Low レベル | t _{EXL} | 15.83 | _ | _ | ns | |
| EXTAL外部クロック立ち上がり時間 | t _{EXr} | _ | _ | 5 | ns | |
| EXTAL外部クロック立ち下がり時間 | t _{EXf} | _ | _ | 5 | ns | |




図 5.4 EXTAL 外部クロック入力タイミング

表5.13 メインクロックタイミング

条件: $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V$, $2.7 \le VREFH0 \le AVCC0$,

VCC USBA = AVCC USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

| 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|---------------------|------------------------|-----|-----|------------|-----|------|
| メインクロック発振器発振周波数 | f _{MAIN} | 8 | _ | 24 | MHz | |
| メインクロック発振安定時間(水晶) | t _{MAINOSC} | | _ | — (注 1) | ms | 図5.5 |
| メインクロック発振安定待機時間(水晶) | t _{MAINOSCWT} | - | | — (注 2) | ms | |

- 注1. メインクロックを使用する場合は、発振子メーカに発振評価を依頼してください。発振安定時間については、発振子メーカ の評価結果を参照してください。
- 注2. メインクロック発振安定待機時間は、MOSCWTCR.MSTS[7:0] ビットで選択したサイクル数に応じて、次式で算出されます。 $t_{MAINOSCWT}$ = [(MSTS[7:0] ビット×32) + 10] / f_{LOCO}




図 5.5 メインクロック発振開始タイミング

LOCO, IWDT専用低速クロックタイミング 表 5.14

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|----------------------|----------------------|------|------|------|-----|------|
| LOCOクロックサイクル時間 | t _{Lcyc} | 4.63 | 4.16 | 3.78 | μs | |
| LOCOクロック発振周波数 | f _{LOCO} | 216 | 240 | 264 | kHz | |
| LOCOクロック発振安定待機時間 | t _{LOCOWT} | _ | _ | 44 | μs | 図5.6 |
| IWDT専用低速クロックサイクル時間 | t _{ILcyc} | 9.26 | 8.33 | 7.57 | μs | |
| IWDT専用低速クロック発振周波数 | f _{ILOCO} | 108 | 120 | 132 | kHz | |
| IWDT専用低速クロック発振安定待機時間 | t _{ILOCOWT} | _ | 142 | 190 | μs | 図5.7 |




図 5.6 LOCO クロック発振開始タイミング




図 5.7 IWDT 専用低速クロック発振開始タイミング

クロックタイミング (サブクロック関連を除く) 表 5.15

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|------------------|---------------------|-------|-----|-------|-----|--|
| HOCOクロック発振周波数 | f _{HOCO} | 15.61 | 16 | 16.39 | MHz | -20 ≦ Ta ≦ 85 °C |
| | | 17.56 | 18 | 18.44 | MHz | |
| | | 19.52 | 20 | 20.48 | MHz | |
| | | 15.52 | 16 | 16.48 | MHz | -40° C $\leq T_a < -20^{\circ}$ C |
| | | 17.46 | 18 | 18.54 | MHz | |
| | | 19.40 | 20 | 20.60 | MHz | |
| HOCOクロック発振安定待機時間 | t _{HOCOWT} | _ | 105 | 149 | μs | 図5.8 |
| HOCOクロック電源安定時間 | t _{HOCOP} | _ | _ | 150 | μs | 図5.9 |





図 5.8 HOCO クロック発振開始タイミング(HOCOCR.HCSTP 設定による発振開始)



高速オンチップオシレータ電源制御タイミング 図 5.9

表5.16 PLLクロックタイミング

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|-----------------|--------------------|-----|-----|-----|-----|-------|
| PLLクロック発振周波数 | f_{PLL} | 120 | _ | 240 | MHz | |
| PLLクロック発振安定待機時間 | t _{PLLWT} | _ | 259 | 320 | μs | 図5.10 |




図 5.10 PLL クロック発振開始タイミング

表5.17 サブクロックタイミング

条件: $VCC = AVCC0 = AVCC1 = VCC_USB = 2.7 \sim 3.6V$, $2.7 \le VREFH0 \le AVCC0$,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $V_{BATT} = 2.0 \sim 3.6 V$, $T_a = T_{opr}$

| 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|----------------|-----------------------|-----|--------|-------|-----|-------|
| サブクロック発振器発振周波数 | f _{SUB} | _ | 32.768 | _ | kHz | |
| サブクロック発振安定時間 | t _{SUBOSC} | _ | _ | (注 1) | s | 図5.11 |
| サブクロック発振安定待機時間 | t _{SUBOSCWT} | 1 | _ | (注2) | s | |

- 注1. サブクロックを使用する場合は、発振子メーカに発振評価を依頼してください。発振安定時間については、発振子メーカの評価結果を参照してください。
- 注2. サブクロック発振安定待機時間は、SOSCWTCR.SSTS[7:0] ビットで選択したサイクル数に応じて、次式で算出されます。 $t_{SUBOSCWT}$ = [(SSTS[7:0] ビット×16384) + 10] / f_{LOCO}




図 5.11 サブクロック発振開始タイミング

5.3.3 低消費電力状態からの復帰タイミング

低消費電力状態からの復帰タイミング(1) 表 5.18

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC USBA = AVCC USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| | 項目 | | 記号 | min | typ | max | (| 単位 | 測定 | |
|------------------------|---|-------------------------------------|--------------------|--------|--------------------|---|---|----|-----------|---|
| | - | | 記写 | 111111 | ιyρ | t _{SBYOSCWT} (注2) | t _{SBYSEQ} (注3) | 甲亚 | 条件 | |
| ソフトウェア スタンバイ | メインクロック 発振器に水晶 | メインクロック 発振器動作 | t _{SBYMC} | _ | _ | {(MSTS[7:0] ビット× 32) + 76 } / 0.216 | 100us + 7/f _{ICLK} + 2n/f _{MAIN} | μs | 図 5.12 | |
| モード解除後 復帰時間 (注1) | 振動子を接続 | メインクロック 発振器、PLL 回路動作 | t _{SBYPC} | | | {(MSTS[7:0] ビット× 32) + 138 } / 0.216 | 100us + 7/f _{ICLK} + 2n/f _{PLL} | | | |
| | メインクロック 発振器に外部 | | | ′EX | 352 | 100us + 7/f _{ICLK} + 2n/f _{EXMAIN} | | | | |
| | クロックを入力 | メインクロック 発振器、PLL 回路動作 | t _{SBYPE} | | | 639 | 100us + 7/f _{ICLK} + 2n/f _{PLL} | | | |
| | サブクロック発振器動作 高速オンチップ 高速オンチッ オシレータ動作 プオシレータ 動作 | | t _{SBYSC} | | | {(SSTS[7:0] ビット× 16384) + 13 } / 0.216 + 10/f _{FCLK} | 100us + 4/f _{ICLK} + 2n/f _{SUB} | | | |
| | | | | プオシレータ | t _{SBYHO} | | | | 454 | 100us + 7/f _{ICLK} + 2n/f _{HOCO} |
| | | 高速オンチッ プオシレータ 動作、PLL 回 路動作 | t _{SBYPH} | | | 741 | 100us + 7/f _{ICLK} + 2n/f _{PLL} | | | |
| | 低速オンチップオシレータ動作 (注4) | | t _{SBYLO} | | | 338 | 100us + 7/f _{ICLK} + 2n/f _{LOCO} | | | |

注1. ソフトウェアスタンバイモード解除後復帰時間は、発振安定待機時間(t_{SBYOSCWT})とソフトウェアスタンバイモード解除シー

ケンサ動作時間(t_{SBYOSCWT})の加算値で決まります。 注2. ソフトウェアスタンバイモード移行前に複数の発振器が動作している場合、発振安定待機時間はt_{SBYOSCWT}の内、最も大きな値が選択されます。

注3. nは内部クロックの分周設定の内、最も大きな値が選択されます。

注4. 本条件は、 f_{ICLK} : f_{FCLK} =1:1、2:1、4:1の場合に適用されます。




図 5.12 ソフトウェアスタンバイモード解除タイミング

低消費電力状態からの復帰タイミング(2) 表5.19

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0~3.6V,
VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| 項目 | | min | typ | max | 単位 | 測定条件 |
|---------------------------|---------------------|-----|-----|-----|-------------------|--------|
| ディープソフトウェアスタンバイモード解除後復帰時間 | t _{DSBY} | _ | _ | 0.9 | ms | 図 5.13 |
| ディープソフトウェアスタンバイモード解除後待機時間 | t _{DSBYWT} | 31 | _ | 32 | t _{Lcyc} | |




図 5.13 ディープソフトウェアスタンバイモード解除タイミング

5.3.4 制御信号タイミング

表5.20 制御信号タイミング

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PLCKB = $8 \sim 60$ MHz, $T_a = T_{opr}$

| 項目 | 記号 | min ^(注1) | typ | max | 単位 | 測定条件 (注 1) |
|---------|-------------------|------------------------|-----|-----|----|---------------------------------------|
| NMIパルス幅 | t _{NMIW} | 200 | _ | _ | ns | t _{PBcyc} × 2 ≦ 200ns、図 5.14 |
| | | t _{PBcyc} × 2 | _ | _ | ns | t _{PBcyc} × 2 > 200ns、図 5.14 |
| IRQパルス幅 | t _{IRQW} | 200 | _ | _ | ns | t _{PBcyc} × 2 ≦ 200ns、図 5.15 |
| | | t _{PBcyc} × 2 | _ | _ | ns | t _{PBcyc} × 2 > 200ns、図 5.15 |

注1. t_{PBcyc}: PCLKBの周期




図 5.14 NMI 割り込み入力タイミング




図 5.15 IRQ 割り込み入力タイミング

5.3.5 バスタイミング

バスタイミング 表 5.21

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

ICLK = PCLKA = $8 \sim 120$ MHz, PCLKB = BCLK = SDCLK = $8 \sim 60$ MHz, $T_a = T_{opr}$

出力負荷条件: V_{OH} = $VCC \times 0.5$, V_{OL} = $VCC \times 0.5$, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| 項目 | 記号 | min | max | 単位 | 測定条件 |
|------------------------|-------------------|------|------|----|--------|
| アドレス遅延時間 | t _{AD} | _ | 12.5 | ns | 図5.16~ |
| バイトコントロール遅延時間 | t _{BCD} | _ | 12.5 | ns | 図 5.21 |
| CS#遅延時間 | t _{CSD} | _ | 12.5 | ns | |
| ALE遅延時間 | t _{ALED} | _ | 12.5 | ns | |
| RD#遅延時間 | t _{RSD} | _ | 12.5 | ns | |
| リードデータセットアップ時間 | t _{RDS} | 12.5 | _ | ns | |
| リードデータホールド時間 | t _{RDH} | 0 | _ | ns | |
| WR#遅延時間 | t _{WRD} | _ | 12.5 | ns | |
| ライトデータ遅延時間 | t _{WDD} | _ | 12.5 | ns | |
| ライトデータホールド時間 | t _{WDH} | 0 | _ | ns | |
| WAIT#セットアップ時間 | t _{WTS} | 12.5 | _ | ns | 図 5.22 |
| WAIT#ホールド時間 | t _{WTH} | 0 | _ | ns | |
| アドレス遅延時間2(SDRAM) | t _{AD2} | 1 | 12.5 | ns | 図 5.23 |
| CS#遅延時間2(SDRAM) | t _{CSD2} | 1 | 12.5 | ns | |
| DQM遅延時間(SDRAM) | t _{DQMD} | 1 | 12.5 | ns | |
| CKE遅延時間 (SDRAM) | t _{CKED} | 1 | 12.5 | ns | |
| リードデータセットアップ時間2(SDRAM) | t _{RDS2} | 10 | _ | ns | |
| リードデータホールド時間2(SDRAM) | t _{RDH2} | 0 | _ | ns | |
| ライトデータ遅延時間2(SDRAM) | t _{WDD2} | _ | 12.5 | ns | |
| ライトデータホールド時間2(SDRAM) | t _{WDH2} | 1 | _ | ns | |
| WE#遅延時間(SDRAM) | t _{WED} | 1 | 12.5 | ns | |
| RAS#遅延時間(SDRAM) | t _{RASD} | 1 | 12.5 | ns | |
| CAS#遅延時間(SDRAM) | t _{CASD} | 1 | 12.5 | ns | |




図 5.16 アドレス / データマルチプレクスバスのリードアクセスタイミング




図 5.17 アドレス / データマルチプレクスバスのライトアクセスタイミング




図 5.18 外部バスタイミング / ノーマルリードサイクル (バスクロック同期)




図 5.19 外部バスタイミング / ノーマルライトサイクル (バスクロック同期)




図 5.20 外部バスタイミング / ページリードサイクル (バスクロック同期)




図 5.21 外部バスタイミング / ページライトサイクル (バスクロック同期)




図 5.22 外部バスタイミング / 外部ウェイト制御




図 5.23 SDRAM 空間シングルリードバスタイミング




図 5.24 SDRAM 空間シングルライトバスタイミング




図 5.25 SDRAM 空間複数リードバスタイミング




図 5.26 SDRAM 空間複数ライトバスタイミング




図 5.27 SDRAM 空間複数リード行またぎバスタイミング




図 5.28 SDRAM 空間モードレジスタセットバスタイミング




図 5.29 SDRAM 空間セルフリフレッシュバスタイミング

5.3.6 **EXDMAC** タイミング

表5.22 EXDMACタイミング

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6$ V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = AVSS_USBA = OV,

ICLK = PCLKA = $8 \sim 120$ MHz, PCLKB = BCLK = SDCLK = $8 \sim 60$ MHz, $T_a = T_{opr}$

出力負荷条件: V_{OH} = $VCC \times 0.5$, V_{OL} = $VCC \times 0.5$, C = 30pF

駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | 記号 | min | max | 単位 | 測定条件 |
|--------|----------------|--------------------|-----|-----|----|-----------------|
| EXDMAC | EDREQ セットアップ時間 | t _{EDRQS} | 13 | _ | ns | 図5.30 |
| | EDREQ ホールド時間 | t _{EDRQH} | 2 | | ns | |
| | EDACK 遅延時間 | t _{EDACD} | _ | 13 | ns | 図5.31、 図5.32 |




図 5.30 EDREQ0, EDREQ1 入力タイミング




図 5.31 EDACKO, EDACK1 シングルアドレス転送タイミング (CS 領域)




図 5.32 EDACK0, EDACK1 シングルアドレス転送タイミング (SDRAM 領域)

5.3.7 内蔵周辺モジュールタイミング

表5.23 I/Oポートタイミング

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, $T_a = T_{opr}$ 出力負荷条件: $V_{OH} = VCC \times 0.5$, $V_{OL} = VCC \times 0.5$, C = 30pF駆動能力選択制御レジスタは高駆動出力を選択時

| 項目 | 記号 | min | max | 単位 (注1) | 測定条件 |
|------------------|------------------|-----|-----|--------------------|--------|
| I/Oポート 入力データパルス幅 | t _{PRW} | 1.5 | _ | t _{PBcyc} | 図 5.33 |

注1. t_{PBcyc}: PCLKBの周期




図 5.33 I/O ポート入力タイミング

TPUタイミング 表 5.24

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,


VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, $T_a = T_{opr}$ 出力負荷条件: $V_{OH} = VCC \times 0.5$, $V_{OL} = VCC \times 0.5$, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | | 記号 | min | max | 単位 (注1) | 測定条件 |
|-----|--------------|---------|----------------------|-----|-----|--------------------|--------|
| TPU | インプットキャプチャ入力 | 単エッジ指定 | t _{TICW} | 1.5 | _ | t _{PBcyc} | 図 5.34 |
| | パルス幅 | 両エッジ指定 | | 2.5 | _ | | |
| | タイマクロックパルス幅 | 単エッジ指定 | t _{TCKWH} , | 1.5 | _ | t _{PBcyc} | 図 5.35 |
| | | 両エッジ指定 | t _{TCKWL} | 2.5 | _ | | |
| | | 位相計数モード | | 2.5 | _ | | |

注1. t_{PBcyc}:PCLKBの周期



TPU インプットキャプチャ入力タイミング 図 5.34




図 5.35 TPU クロック入力タイミング

TMRタイミング 表5.25

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = 8 \sim 120MHz, PCLKB = 8 \sim 60MHz, T_a = T_{opr} 出力負荷条件: V_{OH} = VCC \times 0.5, V_{OL} = VCC \times 0.5, C = 30pF

駆動能力選択制御レジスタは高駆動出力を選択時

| 項目 | | | 記号 | min | max | 単位 (注1) | 測定条件 |
|-----|-------------|--------|----------------------|-----|-----|--------------------|--------|
| TMR | タイマクロックパルス幅 | 単エッジ指定 | t _{TMCWH} , | 1.5 | _ | t _{PBcyc} | 図 5.36 |
| | | 両エッジ指定 | t _{TMCWL} | 2.5 | _ | | |

注1. t_{PBcvc}: PCLKBの周期




図 5.36 TMR クロック入力タイミング

CMTWタイミング 表 5.26

条件: $VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \le VREFH0 \le AVCC0$,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6$ V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,


PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, $T_a = T_{opr}$

出力負荷条件: V_{OH} = VCC × 0.5, V_{OL} = VCC × 0.5, C = 30pF

駆動能力選択制御レジスタは高駆動出力を選択時

| 項目 | | 記号 | min | max | 単位 (注1) | 測定条件 | |
|------|--------------|--------|-----------------------|-----|-------------------|--------------------|--------|
| CMTW | インプットキャプチャ入力 | 単エッジ指定 | t _{CMTWTICW} | 1.5 | _ | t _{PBcyc} | 図 5.37 |
| | パルス幅 | 両エッジ指定 | | 2.5 | _ | | |

注1. t_{PBcyc}: PCLKBの周期



CMTW インプットキャプチャ入力タイミング 図 5.37

MTU3タイミング 表5.27

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,


VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,


PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, $T_a = T_{opr}$ 出力負荷条件: $V_{OH} = VCC \times 0.5$, $V_{OL} = VCC \times 0.5$, C = 30PF 駆動能力選択制御レジスタは高駆動出力を選択時

| 項目 | | 記号 | min | max | 単位 (注1) | 測定条件 | |
|-------------------|-------------|---------|-----------------------|-----|-------------------|--------------------|--------|
| MTU3 インプットキャプチャ入力 | | 単エッジ指定 | t _{MTICW} | 1.5 | - | t _{PAcyc} | 図 5.38 |
| | パルス幅 | 両エッジ指定 | | 2.5 | _ | | |
| | タイマクロックパルス幅 | 単エッジ指定 | t _{MTCKWH} , | 1.5 | _ | t _{PAcyc} | 図 5.39 |
| | | 両エッジ指定 | t _{MTCKWL} | 2.5 | _ | | |
| | | 位相計数モード | | 2.5 | _ | | |

注1. t_{PAcyc}:PCLKAの周期



MTU3 インプットキャプチャ入力タイミング 図 5.38



MTU3 クロック入力タイミング 図 5.39

表5.28 POE3タイミング


条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0~3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, $T_a = T_{opr}$ 出力負荷条件: $V_{OH} = VCC \times 0.5$, $V_{OL} = VCC \times 0.5$, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | 記号 | min | max | 単位 (注1) | 測定条件 |
|-----|------------|-------------------|-----|-----|--------------------|--------|
| POE | POE#入力パルス幅 | t _{POEW} | 1.5 | 1 | t _{PBcyc} | 図 5.40 |

注1. $t_{\mathsf{PBcyc}}:\mathsf{PCLKB}$ の周期



POE# 入力タイミング 図 5.40

GPTタイミング 表 5.29

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,


VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,


PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, $T_a = T_{opr}$ 出力負荷条件: $V_{OH} = VCC \times 0.5$, $V_{OL} = VCC \times 0.5$, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | | 記号 | min | max | 単位 (注1) | 測定条件 |
|-----|--------------|--------|--------------------|-----|-----|--------------------|--------|
| GPT | インプットキャプチャ入力 | 単エッジ指定 | t _{GTICW} | 3 | - | t _{PAcyc} | 図 5.41 |
| | パルス幅 | 両エッジ指定 | | 5 | - | | |
| | 外部トリガ入力パルス幅 | 単エッジ指定 | t _{OTETW} | 1.5 | - | t _{PAcyc} | 図 5.42 |
| | | 両エッジ指定 | | 2.5 | | | |

注1. t_{PAcyc}: PCLKAの周期



GPT インプットキャプチャ入力タイミング 図 5.41



GPT 外部トリガ入力タイミング 図 5.42

表 5.30 A/Dコンバータトリガタイミング

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = 8 \sim 120MHz, PCLKB = 8 \sim 60MHz, T_a = T_{opr} 出力負荷条件: V_{OH} = VCC \times 0.5, V_{OL} = VCC \times 0.5, C = 30pF

駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | 記号 | min | max | 単位 (注1) | 測定条件 |
|--------------|-------------------|-------------------|-----|-----|--------------------|--------|
| A/D コンバータ | A/Dコンバータトリガ入力パルス幅 | t _{TRGW} | 1.5 | _ | t _{PBcyc} | 図 5.43 |

注1. t_{PBcyc}: PCLKBの周期




図 5.43 A/D コンバータトリガ入カタイミング

CACタイミング 表 5.31

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC USBA = AVCC USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = 8 \sim 120MHz, PCLKB = 8 \sim 60MHz, T_a = T_{opr} 出力負荷条件: V_{OH} = VCC \times 0.5, V_{OL} = VCC \times 0.5, C = 30pF

駆動能力選択制御レジスタは高駆動出力を選択時

| 項目 (注1、注2) | | 記号 | min ^(注1) | max | 単位 (注1) | 測定条件 | |
|------------|--------------|---------------------------------------|---------------------|--|-------------------|------|--|
| CAC | CACREF入力パルス幅 | $t_{PBcyc} \le t_{cac}$ | t _{CACREF} | 4.5t _{cac} + 3t _{PBcyc} | _ | ns | |
| | | t _{PBcyc} > t _{cac} | | 5t _{cac} + 6.5t _{PBcyc} | - | | |

t_{PBCYC}: PCLKBの周期 注1.

注2. t_{CAC}: CAC カウントクロックソースの周期

SCI, SCIFタイミング 表 5.32

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8\sim120$ MHz, PCLKB = $8\sim60$ MHz, T $_a$ = T $_{opr}$ 出力負荷条件: V_{OH} = VCC × 0.5, V_{OL} = VCC × 0.5, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | | 記号 | min (注1) | max (注1) | 単位 (注1) | 測定条件 |
|------|---------------|-------------------|-------------------|-----------------------------|-----------------------------|--------------------|--------|
| SCI | 入力クロックサイクル | 調歩同期 | t _{Scyc} | 4 | _ | t _{PBcyc} | 図5.44 |
| | | クロック同期 | | 6 | _ | | |
| | 入力クロックパルス幅 | | t _{SCKW} | 0.4 | 0.6 | t _{Scyc} | |
| | 入力クロック立ち上がり時間 | | t _{SCKr} | _ | 5 | ns | |
| | 入力クロック立ち下がり時間 | | t _{SCKf} | _ | 5 | ns | |
| | 出力クロックサイクル | 調歩同期 (注2) | t _{Scyc} | 8 | _ | t _{PBcyc} | |
| | | クロック同期 | | 4 | _ | | |
| | 出力クロックパルス幅 | | t _{SCKW} | 0.4 | 0.6 | t _{Scyc} | |
| | 出カクロック立ち上がり時間 | | t _{SCKr} | _ | 5 | ns | |
| | 出力クロック立ち下がり時間 | | t _{SCKf} | _ | 5 | ns | |
| | 送信データ遅延時間 | クロック同期 | t _{TXD} | _ | 28 | ns | 図 5.45 |
| | 受信データセットアップ時間 | クロック同期 | t _{RXS} | 15 | _ | ns | |
| | 受信データホールド時間 | クロック同期 | t _{RXH} | 5 | _ | ns | |
| SCIF | 入力クロックサイクル | 調歩同期 | t _{Scyc} | 4 | _ | t _{PAcyc} | 図5.44 |
| | | クロック同期 | | 12 | _ | | |
| | 入力クロックパルス幅 | t _{SCKW} | 0.4 | 0.6 | t _{Scyc} | | |
| | 入力クロック立ち上がり時間 | 入力クロック立ち上がり時間 | | | 5 | ns | |
| | 入力クロック立ち下がり時間 | | t _{SCKf} | _ | 5 | ns | |
| | 出力クロックサイクル | 調歩同期 (注3) | t _{Scyc} | 8 | _ | t _{PAcyc} | |
| | | クロック同期 | | 4 | _ | | |
| | 出力クロックパルス幅 | | t _{SCKW} | 0.4 | 0.6 | t _{Scyc} | |
| | 出カクロック立ち上がり時間 | | t _{SCKr} | _ | 5 | ns | |
| | 出力クロック立ち下がり時間 | | t _{SCKf} | _ | 5 | ns | |
| | 送信データ遅延時間 | マスタ | t _{TXD} | | 10 | ns | 図 5.45 |
| | | スレーブ | | | 4 × t _{PAcyc} + 20 | | |
| | 受信データセットアップ時間 | マスタ | t _{RXS} | 3 × t _{PAcyc} + 20 | _ | ns | |
| | | スレーブ | | t _{PACYC} + 10 | _ | | |
| | 受信データホールド時間 | マスタ | t _{RXH} | -3 × t _{PACYC} + 5 | _ | ns | |
| | | スレーブ | | 2 × t _{PACYC} + 10 | _ | | |

- 注1.
- t_{PBcyc}: PCLKBの周期、t_{PAcyc}: PCLKAの周期 SEMR.ABCSビット = 1かつSEMR.BGDMビット = 1のとき 注2.
- 注3. SEMR.ABCS0ビット=1かつSEMR.BGDMビット=1のとき




図 5.44 SCK クロック入力タイミング




図 5.45 SCI 入出力タイミング / クロック同期式モード

表5.33 RSPIタイミング

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, T $_a$ = T $_{opr}$ 出力負荷条件: V_{OH} = VCC × 0.5, V_{OL} = VCC × 0.5, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | | | 記号 V | min (注1) | max (注1) | 単位 (注1) | 測定条件 (注2) |
|------|----------------------------|------|-------------------------|----------------------------------|---|--|--------------------|--------------|
| RSPI | RSPCK クロックサイクル | マスタ | | t _{SPcyc} | 2 | 4096 | t _{PAcyc} | 図5.46 |
| | | スレーブ | | | 8 | 4096 | | |
| | RSPCK クロック High レベルパルス幅 | マスタ | | t _{SPCKWH} | (t _{SPcyc} - t _{SPCKR} - t _{SPCKF}) / 2 - 3 | _ | ns | |
| | | スレーブ | | | (t _{SPcyc} - t _{SPCKR} - t _{SPCKF}) / 2 | - | | |
| | RSPCK クロック Low レベルパルス幅 | マスタ | | t _{SPCKWL} | (t _{SPcyc} - t _{SPCKR} - t _{SPCKF}) / 2 - 3 | _ | ns | |
| | | スレーブ | | | (t _{SPcyc} – t _{SPCKR} – t _{SPCKF}) / 2 | _ | | |
| | RSPCK クロック | 出力 | | t _{SPCKr,} | _ | 5 | ns | |
| | 立ち上がり/立ち下がり時間 | 入力 | | t _{SPCKf} | _ | 1 | μs | |
| | データ入力セットアップ時間 | マスタ | | t _{SU} | 6 | _ | ns | 図5.47~ |
| | | スレーブ | | | 8.3 – t _{PAcyc} | _ | | 図5.52 |
| | データ入力ホールド時間 | マスタ | PCLKA を 2 分周に設定 | t _{HF} | 0 | _ | ns | |
| | | | PCLKA を2 分周以外に 設定 | t _H | t _{PAcyc} | _ | | |
| | | スレーブ | | 1 | 8.3 + 2 × t _{PAcyc} | _ | | |
| | SSL セットアップ時間 | マスタ | | t _{LEAD} | 1 | 8 | t _{SPcyc} | 1 |
| | | スレーブ | | 1 | 4 | _ | t _{PAcyc} | 1 |
| | SSL ホールド時間 | マスタ | | t _{LAG} | 1 | 8 | t _{SPcyc} | 1 |
| | | スレーブ | | 1 | 4 | _ | t _{PAcyc} | 1 |
| | データ出力遅延時間 | マスタ | | t _{OD} | _ | 6.3 | ns | |
| | | スレーブ | | | _ | 3 × t _{PAcyc} + 20 | | |
| | データ出力ホールド時間 | マスタ | | t _{OH} | 0 | _ | ns | |
| | | スレーブ | | | 0 | _ | | |
| | 連続送信遅延時間 | マスタ | | t _{TD} | t _{SPcyc} + 2 × t _{PAcyc} | 8 × t _{SPcyc} + 2 × t _{PAcyc} | ns | |
| | | スレーブ | | | 4 × t _{PAcyc} | _ | | |
| | MOSI, MISO | 出力 | | t _{Dr,} t _{Df} | _ | 5 | ns |] |
| | 立ち上がり/立ち下がり時間 | 入力 | | 1 | _ | 1 | μs |] |
| | SSL | 出力 | | t _{SSLr,} | _ | 5 | ns | 1 |
| | 立ち上がり/立ち下がり時間 | 入力 | | t _{SSLf} | _ | 1 | μs | 1 |
| | スレーブアクセス時間 | | | t _{SA} | _ | 4 | t _{PAcyc} | 図5.51、 |
| | スレーブ出力開放時間 | | | t _{REL} | _ | 3 | t _{PAcyc} | 図 5.52 |

注1.

 t_{PAcyc} : PCLKAの周期 端子名に-A、-Bなどのグループ名を表す記号が付加されている場合、各グループで使用することを推奨します。RSPIにつ 注2. いては、電気的特性のACタイミングを各グループで測定しています。

簡易SPIタイミング 表 5.34

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,


VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8\sim120$ MHz, PCLKB = $8\sim60$ MHz, T $_a$ = T $_{opr}$ 出力負荷条件: V_{OH} = VCC × 0.5, V_{OL} = VCC × 0.5, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | 記号 | min | max | 単位 (注1) | 測定条件 |
|-----|----------------------|---|------|-------|--------------------|---------|
| 簡易 | SCKクロックサイクル出力(マスタ) | t _{SPcyc} | 4 | 65536 | t _{PBcyc} | 図5.46 |
| SPI | SCKクロックサイクル入力(スレーブ) | | 8 | 65536 | | |
| | SCKクロック High レベルパルス幅 | t _{SPCKWH} | 0.4 | 0.6 | t _{SPcyc} | |
| | SCKクロック Low レベルパルス幅 | t _{SPCKWL} | 0.4 | 0.6 | t _{SPcyc} | |
| | SCKクロック立ち上がり/立ち下がり時間 | t _{SPCKr} , t _{SPCKf} | _ | 20 | ns | |
| | データ入力セットアップ時間 | t _{SU} | 33.3 | _ | ns | 図5.47~ |
| | データ入力ホールド時間 | t _H | 33.3 | _ | ns | 図5.52 |
| | SS入力セットアップ時間 | t _{LEAD} | 1 | _ | t _{SPcyc} | |
| | SS入力ホールド時間 | t _{LAG} | 1 | _ | t _{SPcyc} | |
| | データ出力遅延時間 | t _{OD} | _ | 33.3 | ns | |
| | データ出力ホールド時間 | t _{OH} | -10 | _ | ns | |
| | データ立ち上がり/立ち下がり時間 | t _{Dr} , t _{Df} | _ | 16.6 | ns | |
| | SS入力立ち上がり/立ち下がり時間 | t _{SSLr,} t _{SSLf} | _ | 16.6 | ns | |
| | スレーブアクセス時間 | t _{SA} | _ | 5 | t _{PAcyc} | 図5.51、図 |
| | スレーブ出力開放時間 | t _{REL} | | 5 | t _{PAcyc} | 5.52 |

注1. t_{PBcyc}: PCLKBの周期



RSPI クロックタイミング/簡易 SPI クロックタイミング 図 5.46




図 5.47 RSPI タイミング(マスタ、CPHA = 0) (ビットレート: PCLKB を 2 分周以外に設定) / 簡易 SPI タイミング(マスタ、CKPH = 1)




図 5.48 RSPI タイミング (マスタ、CPHA = 0) (ビットレート: PCLKB を 2 分周に設定)




図 5.49 RSPI タイミング(マスタ、CPHA = 1)(ビットレート: PCLKB を 2 分周以外に設定)/簡易 SPI タイミング(マスタ、CKPH = 0)




図 5.50 RSPI タイミング(マスタ、CPHA = 1)(ビットレート: PCLKB を 2 分周に設定)




図 5.51 RSPI タイミング(スレーブ、CPHA = 0) / 簡易 SPI タイミング(スレーブ、CKPH = 1)




図 5.52 RSPI タイミング (スレーブ、CPHA = 1) / 簡易 SPI タイミング (スレーブ、CKPH = 0)

表5.35 QSPIタイミング

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8\sim120$ MHz, PCLKB = $8\sim60$ MHz, T $_a$ = T $_{opr}$ 出力負荷条件: V_{OH} = VCC × 0.5, V_{OL} = VCC × 0.5, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | 記号 | min | max | 単位 (注1) | 測定条件 | |
|------|----------------|--------------------|------------|------|--------------------|---------|--|
| QSPI | QSPCLKクロックサイクル | t _{QScyc} | 2 | 4080 | t _{PBcyc} | 図5.53 | |
| | データ入力セットアップ時間 | t _{Su} | 6.5 | _ | ns | 図5.54、図 | |
| | データ入力ホールド時間 | t _{IH} | 5 | _ | ns | 5.55 | |
| | SSセットアップ時間 | t _{LEAD} | 1.5 | 8.5 | t _{QScyc} | | |
| | SSホールド時間 | t _{LAG} | 1 | 8 | t _{QScyc} | | |
| | データ出力遅延時間 | t _{OD} | _ | 10.0 | ns | | |
| | データ出力ホールド時間 | t _{OH} | - 5 | _ | ns | | |
| | 連続転送遅延時間 | t _{TD} | 1 | 8 | t _{QScyc} | | |

 t_{PBcyc} : PCLKBの周期 端子名に-A、-Bなどのグループ名を表す記号が付加されている場合、各グループで使用することを推奨します。QSPIにつ 注2. いては、電気的特性のACタイミングを各グループで測定しています。





図 5.53 QSPI クロックタイミング



送受信タイミング (CPHA = 0) 図 5.54




図 5.55 送受信タイミング (CPHA = 1)

表5.36 RIICタイミング(1)

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, $T_a = T_{opr}$ 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | 記号 | min ^(注 1、注 2) | max | 単位 | 測定条件 | |
|-----------------------------|-----------------------|-------------------|------------------------------------|----------------------------|----|--------|--|
| RIIC | SCL入力サイクル時間 | t _{SCL} | 6(12) × t _{IICcyc} + 1300 | _ | ns | 図 5.56 | |
| (Standard- mode, SMBus) | SCL入力Highパルス幅 | t _{SCLH} | 3(6) × t _{IICcyc} + 300 | _ | ns | | |
| ICFER.FMPE = | SCL入力Lowパルス幅 | t _{SCLL} | 3(6) × t _{IICcyc} + 300 | _ | ns | | |
| 0 | SCL, SDA入力立ち上がり時間 | t _{Sr} | _ | 1000 | ns | | |
| | SCL, SDA入力立ち下がり時間 | t _{Sf} | _ | 300 | ns | | |
| | SCL, SDA入力スパイクパルス除去時間 | t _{SP} | 0 | 1(4) × t _{IICcyc} | ns | | |
| | SDA入力バスフリー時間 | t _{BUF} | 3(6) × t _{IICcyc} + 300 | 1 | ns | | |
| | 開始条件入力ホールド時間 | t _{STAH} | t _{IICcyc} + 300 | _ | ns | | |
| | 再送開始条件入力セットアップ時間 | t _{STAS} | 1000 | 1 | ns | | |
| | 停止条件入力セットアップ時間 | t _{STOS} | 1000 | 1 | ns | | |
| | データ入力セットアップ時間 | t _{SDAS} | t _{IICcyc} + 50 | 1 | ns | | |
| | データ入力ホールド時間 | t _{SDAH} | 0 | 1 | ns | | |
| | SCL, SDAの容量性負荷 | C _b | _ | 400 | pF | | |
| RIIC | SCL入力サイクル時間 | t _{SCL} | 6(12) × t _{IICcyc} + 600 | | ns | ns | |
| (Fast-mode) ICFER.FMPE = | SCL入力Highパルス幅 | t _{SCLH} | 3(6) × t _{IICcyc} + 300 | 1 | ns | | |
| 0 | SCL入力Lowパルス幅 | t _{SCLL} | 3(6) × t _{IICcyc} + 300 | 1 | ns | | |
| | SCL, SDA入力立ち上がり時間 | t _{Sr} | 20×(外付け プルアップ電圧 /5.5V) | 300 | ns | | |
| | SCL, SDA入力立ち下がり時間 | t _{Sf} | 20×(外付け プルアップ電圧 /5.5V) | 300 | ns | | |
| | SCL, SDA入力スパイクパルス除去時間 | t _{SP} | 0 | 1(4) × t _{IICcyc} | ns | | |
| | SDA入力バスフリー時間 | t _{BUF} | 3(6) × t _{IICcyc} + 300 | _ | ns | | |
| | 開始条件入力ホールド時間 | t _{STAH} | t _{IICcyc} + 300 | _ | ns | | |
| | 再送開始条件入力セットアップ時間 | t _{STAS} | 300 | | ns | | |
| | 停止条件入力セットアップ時間 | t _{STOS} | 300 | | ns | | |
| | データ入力セットアップ時間 | t _{SDAS} | t _{IICcyc} + 50 | | ns | | |
| | データ入力ホールド時間 | t _{SDAH} | 0 | _ | ns | | |
| | SCL, SDAの容量性負荷 | C _b | _ | 400 | pF | | |

注. t_{IlCcyc}: RIICの内部基準クロック(IICφ)の周期 注1. ()内の数値は、ICFER.NFE = 1でデジタルフィルタを有効にした状態でICMR3.NF[1:0] = 11bの場合を示します。

注2. Cbはバスラインの容量総計です。

表5.37 RIICタイミング(2)

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, $T_a = T_{opr}$ 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | 記号 | min ^(注 1、注 2) | max | 単位 | 測定条件 |
|-----------------------------|-----------------------|-------------------|-----------------------------------|----------------------------|----|-------|
| RIIC | SCL入力サイクル時間 | t _{SCL} | 6(12) × t _{IICcyc} + 240 | _ | ns | 図5.56 |
| (Fast-mode+) ICFER.FMPE = 1 | SCL入力Highパルス幅 | t _{SCLH} | 3(6) × t _{IICcyc} + 120 | _ | ns | |
| | SCL入力Lowパルス幅 | t _{SCLL} | 3(6) × t _{IICcyc} + 120 | _ | ns | |
| | SCL, SDA入力立ち上がり時間 | | _ | 120 | ns | |
| | SCL, SDA入力立ち下がり時間 | t _{Sf} | _ | 120 | ns | |
| | SCL, SDA入力スパイクパルス除去時間 | t _{SP} | 0 | 1(4) × t _{IICcyc} | ns | |
| | SDA入力バスフリー時間 | t _{BUF} | 3(6) × t _{IICcyc} + 120 | _ | ns | |
| | 開始条件入力ホールド時間 | t _{STAH} | t _{IICcyc} + 120 | _ | ns | |
| | 再送開始条件入力セットアップ時間 | t _{STAS} | 120 | _ | ns | |
| | 停止条件入力セットアップ時間 | t _{STOS} | 120 | _ | ns | |
| | データ入力セットアップ時間 | t _{SDAS} | t _{IICcyc} + 20 | _ | ns | |
| | データ入力ホールド時間 | t _{SDAH} | 0 | _ | ns | |
| | SCL, SDAの容量性負荷 | C _b | _ | 550 | pF | |
| 簡易IIC | SDA入力立ち上がり時間 | t _{Sr} | _ | 1000 | ns | |
| (Standard-mode) | SDA入力立ち下がり時間 | t _{Sf} | _ | 300 | ns | |
| | SDA入力スパイクパルス除去時間 | t _{SP} | 0 | 4 × t _{PBcyc} | ns | |
| | データ入力セットアップ時間 | t _{SDAS} | 250 | _ | ns | |
| | データ入力ホールド時間 | t _{SDAH} | 0 | _ | ns | |
| | SCL, SDAの容量性負荷 | C _b | _ | 400 | pF | |
| 簡易IIC | SCL, SDA入力立ち上がり時間 | t _{Sr} | _ | 300 | ns | |
| (Fast-mode) | SCL, SDA入力立ち下がり時間 | t _{Sf} | _ | 300 | ns | |
| | SCL, SDA入力スパイクパルス除去時間 | t _{SP} | 0 | 4 × t _{PBcyc} | ns | |
| | データ入力セットアップ時間 | t _{SDAS} | 100 | _ | ns | |
| | データ入力ホールド時間 | t _{SDAH} | 0 | _ | ns | |
| | SCL, SDAの容量性負荷 | C _b | _ | 400 | pF | |

注. t_{IICcyc}: RIICの内部基準クロック(IICφ)の周期、t_{PBcyc}: PCLKBの周期 注1. ()内の数値は、ICFER.NFE = 1でデジタルフィルタを有効にした状態でICMR3.NF[1:0] = 11bの場合を示します。 注2. Cbはバスラインの容量総計です。




図 5.56 RIIC バスインタフェース入出力タイミング/簡易 IIC バスインタフェース入出力タイミング

シリアルサウンドインタフェースタイミング 表 5.38

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, T $_a$ = T $_{opr}$ 出力負荷条件: V_{OH} = VCC × 0.5, V_{OL} = VCC × 0.5, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | 記号 | min | max | 単位 | 測定条件 |
|-----|--------------------|--------------------|------------|-------|-----|---------|
| SSI | AUDIO_CLK入力周波数 | t _{AUDIO} | _ | 50 | MHz | |
| | 出力クロック周期 | t _O | 150 | 64000 | ns | 図5.57 |
| | 入力クロック周期 | t _l | 150 | 64000 | ns | = |
| | クロック High レベル | t _{HC} | 60 | _ | ns | = |
| | クロックLow レベル | t _{LC} | 60 | _ | ns | |
| | クロック立ち上がり時間 | t _{RC} | _ | 25 | ns | |
| | データ遅延時間 | t _{DTR} | - 5 | 25 | ns | 図5.58、図 |
| | セットアップ時間 | t _{SR} | 25 | _ | ns | 5.59 |
| | ホールド時間 | t _{HTR} | 25 | _ | ns | |
| | WS変化エッジSSIDATA出力遅延 | t _{DTRW} | _ | 25 | ns | 図5.60 |





図 5.57 クロック入出力タイミング



送受信タイミング (SSISCKn 立ち上がり同期) 図 5.58




図 5.59 送受信タイミング (SSISCKn 立ち下がり同期)




図 5.60 SSIWSn 変化エッジからの SSIDATA 出力遅延

MMCホストインタフェースタイミング 表5.39

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V,


VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8\sim120$ MHz, PCLKB = $8\sim60$ MHz, T $_a$ = T $_{opr}$ 出力負荷条件: V_{OH} = VCC × 0.5, V_{OL} = VCC × 0.5, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | 記号 | min ^(注1) | max | 単位 | 測定条件 |
|-------|---|----------------------|------------------------|-----|----|-------|
| MMCIF | MMC_CLKクロックサイクル | t _{MMCPP} | 2 × t _{PBcyc} | _ | ns | 図5.61 |
| | MMC_CLKクロック High レベル幅 | t _{MMCWH} | 6.5 | _ | ns | |
| | MMC_CLKクロック Low レベル幅 | t _{MMCWL} | 6.5 | _ | ns | |
| | MMC_CLKクロック立ち上がり時間 | t _{MMCLH} | _ | 5 | ns | |
| | MMC_CLKクロック立ち下がり時間 | t _{MMCHL} | _ | 5 | ns | |
| | MMC_CMD, MMC_D7~MMC_D0出力データ遅延 (データ転送モード) | t _{MMCODLY} | -6.5 | 6.5 | ns | |
| | MMC_CMD, MMC_D7~MMC_D0入力データセット アップ | t _{MMCISU} | 8 | _ | ns | |
| | MMC_CMD, MMC_D7~MMC_D0入力データホールド | t _{MMCIH} | 2 | _ | ns | |

注1.

 t_{PBcyc} : PCLKBの周期 端子名に-A、-Bなどのグループ名を表す記号が付加されている場合、各グループで使用することを推奨します。MMCにつ 注2. いては、電気的特性のACタイミングを各グループで測定しています。



MMC インタフェース 図 5.61

表5.40 ETHERCタイミング

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, T $_a$ = T $_{opr}$ 出力負荷条件: V_{OH} = VCC × 0.5, V_{OL} = VCC × 0.5, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | 記号 | min | max | 単位 | 測定条件 |
|--------|--|--------------------------------|-----|-------------|-----|--------|
| ETHERC | REF50CK サイクル時間 | T _{ck} | 20 | _ | ns | 図5.62~ |
| (RMII) | REF50CK 周波数 Typ. 50MHz | _ | _ | 50 + 100ppm | MHz | 図 5.64 |
| | REF50CK デューティ | _ | 35 | 65 | % | |
| | REF50CK 立ち上がり/立ち下がり時間 | T _{ckr/ckf} | 0.5 | 3.5 | ns | |
| | RMII_xxxx ^(注1) 出力遅延時間 | T _{co} | 2.5 | 15.0 | ns | |
| | RMII_xxxx ^(注2) セットアップ時間 | T _{su} | 3 | _ | ns | |
| | RMII_xxxx ^(注2) ホールド時間 | T _{hd} | 1 | _ | ns | |
| | RMII_xxxx ^(注1、注2) 立ち上がり/立ち下がり時間 | T _r /T _f | 0.5 | 5 | ns | |
| | ET_WOL 出力遅延時間 | t _{WOLd} | 1 | 23.5 | ns | 図5.66 |
| ETHERC | ET_TX_CLK サイクル時間 | t _{Tcyc} | 40 | _ | ns | _ |
| (MII) | ET_TX_EN 出力遅延時間 | t _{TENd} | 1 | 20 | ns | 図5.67 |
| | ET_ETXD0~ET_ETXD3出力遅延時間 | t _{MTDd} | 1 | 20 | ns | |
| | ET_CRS セットアップ時間 | t _{CRSs} | 10 | _ | ns | |
| | ET_CRS ホールド時間 | t _{CRSh} | 10 | _ | ns | |
| | ET_COL セットアップ時間 | t _{COLs} | 10 | _ | ns | 図5.68 |
| | ET_COL ホールド時間 | t _{COLh} | 10 | _ | ns | |
| | ET_RX_CLK サイクル時間 | t _{TRcyc} | 40 | _ | ns | _ |
| | ET_RX_DV セットアップ時間 | t _{RDVs} | 10 | _ | ns | 図5.69 |
| | ET_RX_DV ホールド時間 | t _{RDVh} | 10 | _ | ns | |
| | ET_ERXD0~ET_ERXD3 セットアップ時間 | t _{MRDs} | 10 | _ | ns | |
| | ET_ERXD0~ET_ERXD3ホールド時間 | t _{MRDh} | 10 | _ | ns | 1 |
| | ET_RX_ER セットアップ時間 | t _{RERs} | 10 | _ | ns | 図5.70 |
| | ET_RX_ER ホールド時間 | t _{RESh} | 10 | _ | ns | |
| | ET_WOL 出力遅延時間 | t _{WOLd} | 1 | 23.5 | ns | 図5.71 |
| | | | | | | |

RMII_TXD_EN, RMII_TXD1, RMII_TXD0 注1.

注2. RMII_CRS_DV, RMII_RXD1, RMII_RXD0, RMII_RX_ER




図 5.62 REF50CK と RMII 信号とのタイミング




図 5.63 RMII 送信タイミング




図 5.64 RMII 受信タイミング(正常動作時)




図 5.65 RMII 受信タイミング(エラー発生ケース)




図 5.66 WOL 出力タイミング (RMII)




図 5.67 MII 送信タイミング(正常動作時)




図 5.68 MII 送信タイミング (衝突発生ケース)




図 5.69 MII 受信タイミング(正常動作時)




図 5.70 MII 受信タイミング (エラー発生ケース)




図 5.71 WOL 出力タイミング (MII)

PDCタイミング 表5.41

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, T $_a$ = T $_{opr}$ 出力負荷条件: V_{OH} = VCC × 0.5, V_{OL} = VCC × 0.5, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| | 項目 | 記号 | min | max | 単位 | 備考 |
|-----|-----------------------|---------------------|--|-----|----|-------|
| PDC | PIXCLK入力サイクル時間 | t _{PIXcyc} | 37 | _ | ns | 図5.72 |
| | PIXCLK入力パルス幅 High レベル | t _{PIXH} | 10 | _ | ns | |
| | PIXCLK入力パルス幅Low レベル | t _{PIXL} | 10 | _ | ns | |
| | PIXCLK立ち上がり時間 | t _{PIXr} | _ | 5 | ns | |
| | PIXCLK立ち下がり時間 | t _{PIXf} | _ | 5 | ns | |
| | PCKO出力サイクル時間 | t _{PCKcyc} | 2 × t _{PBcyc} | _ | ns | 図5.73 |
| | PCKO出力High レベルパルス幅 | t _{PCKH} | $(t_{PCKcyc} - t_{PCKr} - t_{PCKf})/2 - 3$ | _ | ns | |
| | PCKO出力Low レベルパルス幅 | t _{PCKL} | $(t_{PCKcyc} - t_{PCKr} - t_{PCKf})/2 - 3$ | _ | ns | |
| | PCKO立ち上がり時間 | t _{PCKr} | _ | 5 | ns | |
| | PCKO立ち下がり時間 | t _{PCKf} | _ | 5 | ns | |
| | VSYNV/HSYNC入力セットアップ時間 | t _{SYNCS} | 10 | _ | ns | 図5.74 |
| | VSYNV/HSYNC入力ホールド時間 | t _{SYNCH} | 5 | _ | ns | |
| | PIXD 入力セットアップ時間 | t _{PIXDS} | 10 | _ | ns | |
| | PIXD 入力ホールド時間 | t _{PIXDH} | 5 | | ns | |

t_{PBcyc}: PCLKBの周期 注1.





図 5.72 PDC 入力クロックタイミング



PDC 出力クロックタイミング 図 5.73




図 5.74 PDC AC タイミング

5.4 USB 特性

表5.42 内蔵USBロースピード (Hostのみ) 特性 (DP, DM端子特性)

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 3.0 ~ 3.6V, 3.0 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = AVSS_USBA = OV,

USBA_RREF = $2.2k\Omega\pm1\%$ 、USBMCLK = 20/24MHz, UCLK = 48MHz, PCLKA = $8\sim120$ MHz,

PCLKB = $8 \sim 60$ MHz, $T_a = T_{opr}$

| | 項目 | 記号 | min | Тур | max | 単位 | 測定条件 |
|---------|---------------------------|-----------------------------------|-------|-----|-------|----|-----------------------------------|
| 入力特性 | 入力High レベル電圧 | V _{IH} | 2.0 | _ | _ | V | |
| | 入力Low レベル電圧 | V _{IL} | _ | _ | 0.8 | V | |
| | 差動入力感度 | V _{DI} | 0.2 | _ | _ | V | DP — DM |
| | 差動コモンモードレンジ | V _{CM} | 0.8 | _ | 2.5 | V | |
| 出力特性 | 出力High レベル電圧 | V _{OH} | 2.8 | _ | 3.6 | V | I _{OH} = -200μA |
| | 出力Low レベル電圧 | V _{OL} | 0.0 | _ | 0.3 | V | I _{OL} = 2mA |
| | クロスオーバ電圧 | V _{CRS} | 1.3 | _ | 2.0 | V | 図 5.75 |
| | 立ち上がり時間 | t _{LR} | 75 | _ | 300 | ns | |
| | 立ち下がり時間 | t _{LF} | 75 | _ | 300 | ns | |
| | 立ち上がり/立ち下がり時間比 | t _{LR} / t _{LF} | 80 | _ | 125 | % | t _{LR} / t _{LF} |
| プルダウン特性 | DP/DM プルダウン抵抗 (ホスト選択時) | R _{pd} | 14.25 | _ | 24.80 | kΩ | |




図 5.75 DP, DM 出力タイミング (ロースピード時)




図 5.76 測定回路 (ロースピード時)

内蔵USBフルスピード特性 (DP, DM端子特性) 表 5.43


条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 3.0 ~ 3.6V, 3.0 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

USBA_RREF = $2.2k\Omega\pm1\%$, USBMCLK = 20/24MHz, UCLK = 48MHz, PCLKA = $8\sim120$ MHz,

 $PCLKB = 8 \sim 60MHz$, $T_a = T_{opr}$

| | 項目 | 記号 | min | Тур | max | 単位 | 測定条件 |
|-------------|--------------------------|-----------------------------------|-------|-----|------------|----|--|
| 入力特性 | 入力High レベル電圧 | V_{IH} | 2.0 | _ | _ | V | |
| | 入力Low レベル電圧 | V_{IL} | _ | _ | 0.8 | V | |
| | 差動入力感度 | V_{DI} | 0.2 | _ | _ | V | DP — DM |
| | 差動コモンモードレンジ | V_{CM} | 0.8 | _ | 2.5 | V | |
| 出力特性 | 出力High レベル電圧 | V _{OH} | 2.8 | _ | 3.6 | V | I _{OH} = -200μA |
| | 出力Low レベル電圧 | V_{OL} | 0.0 | _ | 0.3 | V | I _{OL} = 2mA |
| | クロスオーバ電圧 | V _{CRS} | 1.3 | _ | 2.0 | V | 図 5.77 |
| | 立ち上がり時間 | t _{FR} | 4 | _ | 20 | ns | |
| | 立ち下がり時間 | t _{FF} | 4 | _ | 20 | ns | |
| | 立ち上がり/立ち下がり時間比 | t _{FR} / t _{FF} | 90 | _ | 111.1 1 | % | t _{FR} / t _{FF} |
| | 出力抵抗 | Z _{DRV} | 28 | _ | 44 | Ω | USB0: Rs = 27Ω含む |
| | | | 40.5 | _ | 49.5 | Ω | USBA: Rs不要 (PHYSET.REPSEL[1:0] = 01b かつPHYSET. HSEB = 0) |
| プルアップ、 | | R _{pu} | 0.900 | _ | 1.575 | ΚΩ | アイドル時 |
| プルダウン 特性 | (ファンクション選択時) | | 1.425 | _ | 3.090 | ΚΩ | 送受信時 |
| 14.1工 | DP/DMプルダウン抵抗 (ホスト選択時) | R _{pd} | 14.25 | _ | 24.80 | ΚΩ | |



DP, DM 出力タイミング(フルスピード時) 図 5.77




図 5.78 測定回路 (フルスピード時)

表5.44 バッテリチャージ特性(USBAのみ)

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

USBA_RREF = $2.2k\Omega \pm 1\%$, USBMCLK = 20/24MHz, PCLKA = $8 \sim 120$ MHz, PCLKB = $8 \sim 60$ MHz, $T_a = T_{opr}$

| 項目 | 記号 | min | max | 単位 | 備考 |
|----------|----------------------|------|-----|----|--------------|
| D+シンク電流 | I _{DP_SINK} | 25 | 175 | μA | |
| Dーシンク電流 | I _{DM_SINK} | 25 | 175 | μΑ | |
| DCDソース電流 | I _{DP_SRC} | 7 | 13 | μΑ | |
| データ検出電圧 | V _{DAT_REF} | 0.25 | 0.4 | V | |
| D+ソース電圧 | V _{DP_SRC} | 0.5 | 0.7 | V | 出力電流 = 250µA |
| Dーソース電圧 | V _{DM_SRC} | 0.5 | 0.7 | V | 出力電流 = 250µA |

5.5 A/D 変換特性

12ビットA/D(ユニット0)変換特性 表 5.45

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

PCLKB = PCLKC = $1MHz \sim 60MHz$, $T_a = T_{opr}$

| | 項目 | min | typ | max | 単位 | 測定条件 |
|---|--|--------------------------------|------|----------------------|-----|--|
| 分解能 | | 8 | _ | 12 | ビット | |
| アナログ入力容量 | | _ | _ | 30 | pF | |
| チャネル専用サンプル ホールド回路使用時 (AN000~AN002) | 変換時間 ^(注1) (PCLKC = 60MHz時) 許容信号源インピーダンス max = 1.0 kΩ | 1.06 (0.40 + 0.25) (注 2) | _ | _ | μs | チャネル専用サンプル ホールド回路のサンプリ ング24ステートサンプリング15ステート |
| | オフセット誤差 | _ | ±1.5 | ±3.5 | LSB | AN000 ~ AN002 = 0.25V |
| | フルスケール誤差 | _ | ±1.5 | ±3.5 | LSB | AN000 ~ AN002 = VREFH0 - 0.25V |
| | 量子化誤差 | _ | ±0.5 | _ | LSB | |
| | 絶対精度 | _ | ±2.5 | ±5.5 | LSB | |
| | DNL 微分非直線性誤差 | _ | ±1.0 | ±2.0 | LSB | |
| | INL 積分非直線性誤差 | _ | ±1.5 | ±3.0 | LSB | |
| | サンプルホールド回路のホー ルド特性 | | | 20 | μs | |
| | ダイナミックレンジ | 0.25 | _ | VREFH 0 – 0.25 | V | |
| チャネル専用サンプル ホールド回路未使用時 (AN000~AN007) | | 0.48 (0.267) (注 2) | _ | _ | μs | サンプリング16ステート |
| | オフセット誤差 | _ | ±1.0 | ±2.5 | LSB | |
| | フルスケール誤差 | _ | ±1.0 | ±2.5 | LSB | |
| | 量子化誤差 | _ | ±0.5 | | LSB | |
| | 絶対精度 | _ | ±2.0 | ±4.5 | LSB | |
| | DNL 微分非直線性誤差 | _ | ±0.5 | ±1.5 | LSB | |
| | INL 積分非直線性誤差 | _ | ±1.0 | ±2.5 | LSB | |

注. 上記規格値は、A/D変換中に外部バスアクセスを行わなかった場合の数値です。A/D変換中に外部バスアクセスを行った場合 は、上記規格値に収まらない可能性があります。

注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。

注2. () はサンプリング時間を示します。

表 5.46 12 ビット A/D (ユニット1) 変換特性

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V 、

PCLKB = PCLKD = $1MHz \sim 60MHz$, $T_a = T_{opr}$

| | 項目 | min | typ | max | 単位 | 測定条件 |
|--|-----------------------------|--------------------------|------|------|-----|--------------|
| 分解能 | | 8 | _ | 12 | ビット | |
| 変換時間 ^(注1) (PCLKD = 60MHz時) | 許容信号源インピーダンス max = 1.0kΩ | 0.88 (0.667) (注 2) | _ | _ | μs | サンプリング40ステート |
| アナログ入力容量 | | _ | _ | 30 | pF | |
| オフセット誤差 | | | ±2.0 | ±3.5 | LSB | |
| フルスケール誤差 | | | ±2.0 | ±3.5 | LSB | |
| 量子化誤差 | | | ±0.5 | _ | LSB | |
| 絶対精度 | | _ | ±4.0 | ±6.0 | LSB | |
| DNL 微分非直線性誤差 | | | ±1.5 | ±2.5 | LSB | |
| INL 積分非直線性誤差 | | _ | ±2.0 | ±3.5 | LSB | |

注. 上記規格値は、A/D変換中に外部バスアクセスを行わなかった場合の数値です。A/D変換中に外部バスアクセスを行った場合は、上記規格値に収まらない可能性があります。

注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。

注2. ()はサンプリング時間を示します。

表5.47 A/D内部基準電圧特性

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6$ V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = AVSS_USBA = OV,

PCLKB = PCLKD = 60MHz, $T_a = T_{opr}$

| 項目 | min | typ | max | 単位 | 測定条件 |
|-----------|------|------|------|----|------|
| A/D内部基準電圧 | 1.20 | 1.25 | 1.30 | V | |

5.6 D/A 変換特性

表 5.48 D/A変換特性

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 ~ 3.6V, 2.7 \leq VREFH0 \leq AVCC0, VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| | 項目 | min | typ | max | 単位 | 測定条件 |
|---------|-------------|-----|------|-------------|-----|----------------------|
| 分解能 | | 12 | 12 | 12 | ビット | |
| AMP出力なし | 絶対精度 | _ | _ | ±6.0 | LSB | 負荷抵抗 2MΩ 10bit 換算 |
| | DNL微分非直線性誤差 | _ | ±1.0 | ±2.0 | LSB | 負荷抵抗 2MΩ |
| | RO 出力抵抗 | _ | 7.5 | _ | kΩ | |
| | 変換時間 | _ | _ | 3.0 | μs | 負荷容量 20pF |
| AMP出力あり | 負荷抵抗 | 5 | _ | _ | kΩ | |
| | 負荷容量 | _ | | 50 | pF | |
| | 出力電圧範囲 | 0.2 | _ | AVCC1 - 0.2 | V | |
| | DNL微分非直線性誤差 | _ | ±1.0 | ±2.0 | LSB | |
| | INL積分非直線性誤差 | _ | ±2.0 | ±4.0 | LSB | |
| | 変換時間 | _ | _ | 4.0 | μs | |

温度センサ特性 5.7

温度センサ特性 表 5.49

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V, VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| 項目 | min | typ | max | 単位 | 測定条件 |
|-------------|-----|------|------|--------|----------------------------|
| 相対精度 | 1 | ±1 | _ | လ | |
| 温度傾斜 | _ | 3.8 | _ | mV/ °C | |
| 出力電位 (@25℃) | _ | 1.21 | _ | V | |
| 温度センサ起動時間 | _ | _ | 30 | μs | |
| サンプリング時間 | - | _ | 4.15 | μs | ADSSTRT.SST[7:0] = 250ステート |

5.8 パワーオンリセット回路、電圧検出回路特性

パワーオンリセット回路、電圧検出回路特性

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC USBA = AVCC USBA = 3.0 ~ 3.6V,


VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$


| | 項目 | | 記号 | min | typ | max | 単位 | 測定条件 |
|-----------|--|---------------------|---------------------|------|------|------|--------|--------------------|
| 電圧検出レベル | パワーオン リセット (POR) 低消費電力機能無効 ^(注1) 低消費電力機能有効 ^(注2) | | V_{POR} | 2.5 | 2.6 | 2.7 | V | 図 5.79 |
| | | | | 2.0 | 2.35 | 2.7 | | |
| | 電圧検出回路(LV | V _{det0_1} | 2.84 | 2.94 | 3.04 | | 図 5.80 | |
| | | | | 2.77 | 2.87 | 2.97 | | |
| | | | V _{det0_3} | 2.70 | 2.80 | 2.90 | | |
| | 電圧検出回路(LV | D1) | V _{det1_1} | 2.89 | 2.99 | 3.09 | | 図 5.81 |
| | | | V _{det1_2} | 2.82 | 2.92 | 3.02 | | |
| | | V _{det1_3} | 2.75 | 2.85 | 2.95 | | | |
| | 電圧検出回路(LV | V _{det2_1} | 2.89 | 2.99 | 3.09 | | 図 5.82 | |
| | | | | | 2.92 | 3.02 | | |
| | | | V _{det2_3} | 2.75 | 2.85 | 2.95 | | |
| 内部リセット時間 | パワーオンリセッ | ト時間 | t _{POR} | _ | 4.6 | _ | ms | 図 5.79 |
| | LVD0 リセット時間 |] | t _{LVD0} | _ | 0.70 | _ | | 図 5.80 |
| | LVD1リセット時間 |] | t _{LVD1} | _ | 0.57 | _ | | 図 5.81 |
| | LVD2リセット時間 |] | t _{LVD2} | _ | 0.57 | _ | | 図 5.82 |
| 最小VCC低下時間 | | | | 200 | _ | _ | μs | 図 5.79、図 5.80 |
| 応答遅延時間 | | | | _ | _ | 200 | μs | 図 5.79 ~ 図 5.82 |
| LVD動作安定時間 | (LVD有効切り替えB | 等) (注3) | T _{d(E-A)} | _ | _ | 10 | μs | 図 5.81、 |
| ヒステリシス幅(L | VD1, LVD2) | | V _{LVH} | | 80 | _ | mV | 図 5.82 |


- 注. 最小VCC低下時間は、VCCがPOR/LVDの電圧検出レベル注1. 低消費電力機能無効 DEEPCUT[1:0] = 00b、または01b 注2. 低消費電力機能有効 DEEPCUT[1:0] = 11b 最小VCC低下時間は、VCCがPOR/LVDの電圧検出レベル $V_{POR, V_{det1, V_{det2}}}$ のmin値を下回っている時間です。

- 注3. LVD1有効切り替え時のVCC = AVCC0 = AVCC1の電圧は、LVDLVLR.LVD1LVL[3:0] ビットで選択した電圧検出1レベル (V_{det1_1,2,3}) のmax値に対し、80mV以上加算したレベルにしてください。 また、同様にLVD2有効切り替え時のVCC=AVCC0=AVCC1の電圧はLVDLVLR.LVD2LVL[3:0] ビットで選択した電圧検出2 レベル($V_{det2\ 1,\ 2,\ 3}$)の \max 値に対し、80mV以上加算したレベルにしてください。



パワーオンリセットタイミング 図 5.79





____ 図 5.81 電圧検出回路タイミング(V_{det1})




図 5.82 電圧検出回路タイミング (V_{det2})

5.9 発振停止検出タイミング

表 5.51 発振停止検出回路特性

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC USBA = AVCC USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

| 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|------|-----------------|-----|-----|-----|----|--------|
| 検出時間 | t _{dr} | 1 | 1 | 1 | ms | 図 5.83 |




図 5.83 発振停止検出タイミング

5.10 バッテリバックアップ機能特性

表5.52 バッテリバックアップ機能特性

条件: $VCC = AVCC0 = AVCC1 = VCC_USB = 2.7 \sim 3.6V$, $2.7 \le VREFH0 \le AVCC0$,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $V_{BATT} = 2.0 \sim 3.6 V$, $T_a = T_{opr}$

| 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|-------------------------|-----------------------|------|------|------|----|--------|
| バッテリバックアップ切り替え電圧レベル | V _{DETBATT} | 2.50 | 2.60 | 2.70 | V | 図 5.84 |
| VCC電圧低下電源切り替え時VBATT下限電圧 | V _{BATTSW} | 2.70 | _ | _ | | |
| 切り替え可能VCCオフ期間 | t _{VOFFBATT} | 200 | _ | 1 | μs | |

注. 切り替え可能 VCC オフ期間は、VCC がバッテリバックアップ切り替え電圧レベル $V_{DETBATT}$ の min 値を下回っている時間です。




図 5.84 バッテリバックアップ機能特性

5.11 フラッシュメモリ特性

表5.53 コードフラッシュメモリ特性

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC USBA = AVCC USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V

プログラム/イレーズ時の動作温度範囲: $T_a = T_{opr}$

| 項目 | | 記号 | F | CLK = 4MH | Z | 20MHz | 単位 | | |
|----------------------------------|----------------------|--------------------|---------------|-----------|------|---------------|-----|-----|----|
| | | 配方 | min | typ | max | min | typ | max | 甲位 |
| プログラム時間 | 256バイト | t _{P256} | _ | 4.4 | 13.2 | _ | 2 | 6 | ms |
| N _{PEC} ≦100回のとき | 8Kバイト | t _{P8K} | _ | 99 | 176 | _ | 50 | 90 | ms |
| | 32Kバイト | t _{P32K} | _ | 396 | 704 | _ | 200 | 360 | ms |
| プログラム時間 | 256バイト | t _{P256} | _ | 5.3 | 15.8 | _ | 2.4 | 7.2 | ms |
| N _{PEC} >100回のとき | 8Kバイト | t _{P8K} | _ | 119 | 212 | _ | 60 | 108 | ms |
| | 32Kバイト | t _{P32K} | _ | 476 | 848 | _ | 240 | 432 | ms |
| イレーズ時間 | 8Kバイト | t _{E8K} | _ | 90 | 216 | _ | 50 | 120 | ms |
| N _{PEC} ≦100回のとき | 32Kバイト | t _{E32K} | _ | 360 | 864 | _ | 200 | 480 | ms |
| イレーズ時間 | 8Kバイト | t _{E8K} | _ | 108 | 260 | _ | 60 | 144 | ms |
| N _{PEC} >100回のとき | 32Kバイト | t _{E32K} | _ | 432 | 1040 | _ | 240 | 576 | ms |
| 再プログラム/イレーズ | サイクル ^(注1) | N _{PEC} | 1000 (注 2) | - | 1 | 1000 (注 2) | _ | _ | |
| プログラム中のサスペン | ノド遅延時間 | t _{SPD} | _ | _ | 264 | _ | _ | 120 | μs |
| イレーズ中の1回目のサ 間(サスペンド優先モー | | t _{SESD1} | _ | _ | 216 | _ | _ | 120 | μs |
| イレーズ中の2回目のサスペンド遅延時間(サスペンド優先モード時) | | t _{SESD2} | _ | _ | 1.7 | _ | _ | 1.7 | ms |
| イレーズ中のサスペンド遅延時間 (イレーズ優先モード時) | | t _{SEED} | _ | _ | 1.7 | _ | _ | 1.7 | ms |
| 強制終了コマンド | | t _{FD} | _ | _ | 32 | _ | _ | 20 | μs |
| データ保持時間 (注3) | | t _{DRP} | 10 | _ | _ | 10 | _ | _ | 年 |
| FCUリセット時間 | | t _{FCUR} | 35 | _ | | 35 | _ | _ | μs |

- 注1. 再プログラム/イレーズサイクルの定義:再プログラム/イレーズサイクルは、ブロックごとの消去回数です。再プログラム/イレーズサイクルがn回(n=1000)の場合、ブロックごとにそれぞれn回ずつ消去することができます。例えば、8Kバイトのブロックについて、それぞれ異なる番地に256バイト書き込みを32回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレーズサイクル回数は1回と数えます。ただし、消去1回に対して、同一アドレスに複数回の書き込みを行うことはできません。(上書き禁止)。
- 注2. 書き換え後のすべての特性を保証するmin回数です(保証は1~min値の範囲)。
- 注3. 書き換えがmin値を含む仕様範囲内で行われたときの特性です。

表5.54 データフラッシュメモリ特性

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,

VCC_USBA = AVCC_USBA = $3.0 \sim 3.6 \text{V}$,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V

プログラム/イレーズ時の動作温度範囲: $T_a = T_{opr}$

| 语日 | | = 1 ₽ | F | CLK = 4MH | łz | 20MHz | z≦FCLK≦ | 60MHz | ₩ /± |
|---------------------------------|------------------|---------------------|-----------------|-----------|-----|-----------------|---------|-------|-------------|
| 項目 | | 記 号 | min | typ | max | min | typ | max | 単位 |
| プログラム時間 | 4バイト | t _{DP4} | _ | 0.66 | 3.8 | _ | 0.3 | 1.7 | ms |
| イレーズ時間 | 64バイト | t _{DE64} | _ | 5.4 | 18 | _ | 3 | 10 | ms |
| ブランクチェック時間 | 4バイト | t _{DBC4} | _ | _ | 84 | _ | _ | 30 | μs |
| 再プログラム/イレーズサイクル ^(注1) | | N _{DPEC} | 100000 (注 2) | - | _ | 100000 (注 2) | _ | _ | _ |
| プログラム中のサスペン | プログラム中のサスペンド遅延時間 | | _ | _ | 264 | _ | _ | 120 | μs |
| イレーズ中の1回目のサ 間(サスペンド優先モー | | t _{DSESD1} | _ | _ | 216 | _ | _ | 120 | μs |
| イレーズ中の2回目のサ 間(サスペンド優先モー | | t _{DSESD2} | _ | _ | 1.7 | _ | _ | 300 | μs |
| イレーズ中のサスペンド遅延時間 (イレーズ優先モード時) | | t _{DSEED} | _ | _ | 1.7 | _ | _ | 300 | μs |
| 強制終了コマンド | | t _{FD} | _ | _ | 32 | _ | _ | 20 | μs |
| データ保持時間 (注3) | | t _{DDRP} | 10 | _ | _ | 10 | _ | _ | _ |

- 注1. 再プログラム/イレーズサイクルの定義:再プログラム/イレーズサイクルは、ブロックごとの消去回数です。再プログラム/イレーズサイクルがn回(n=100000)の場合、ブロックごとにそれぞれn回ずつ消去することができます。例えば、2Kバイトのブロックについて、それぞれ異なる番地に4バイト書き込みを512回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレーズサイクル回数は1回と数えます。ただし、消去1回に対して、同一アドレスに複数回の書き込みを行うことはできません。(上書き禁止)。
- 注2. 書き換え後のすべての特性を保証するmin回数です(保証は1~min値の範囲)。
- 注3. 書き換えがmin値を含む仕様範囲内で行われたときの特性です。




図 5.85 フラッシュメモリプログラム / イレーズサスペンドタイミング

5.12 バウンダリスキャン

バウンダリスキャン特性 表 5.55

条件: VCC = AVCC0 = AVCC1 = VCC_USB = V_{BATT} = 2.7 \sim 3.6V, 2.7 \leq VREFH0 \leq AVCC0,


VCC_USBA = AVCC_USBA = 3.0 ~ 3.6V,

VSS = AVSS0 = AVSS1 = VREFL0 = VSS_USB = VSS1_USBA = VSS2_USBA = PVSS_USBA = AVSS_USBA = 0V,

 $T_a = T_{opr}$

出力負荷条件: V_{OH} = $VCC \times 0.5$, V_{OL} = $VCC \times 0.5$, C = 30pF 駆動能力選択制御レジスタは高駆動出力を選択時

| 項目 | 記号 | min | typ | max | 単位 | 測定条件 |
|----------------------|---------------------|-----|-----|-----|---------------------|-------|
| TCKクロックサイクル時間 | t _{TCKcyc} | 100 | _ | _ | ns | 図5.86 |
| TCKクロック High レベルパルス幅 | t _{TCKH} | 45 | _ | _ | ns | |
| TCKクロックLow レベルパルス幅 | t _{TCKL} | 45 | _ | _ | ns | |
| TCKクロック立ち上がり時間 | t _{TCKr} | _ | _ | 5 | ns | |
| TCKクロック立ち下がり時間 | t _{TCKf} | _ | _ | 5 | ns | |
| TRST#パルス幅 | t _{TRSTW} | 20 | _ | _ | t _{TCKcyc} | 図5.87 |
| TMSセットアップ時間 | t _{TMSS} | 20 | _ | _ | ns | 図5.88 |
| TMSホールド時間 | t _{TMSH} | 20 | _ | _ | ns | |
| TDIセットアップ時間 | t _{TDIS} | 20 | _ | _ | ns | |
| TDIホールド時間 | t _{TDIH} | 20 | _ | _ | ns | |
| TDOデータ遅延時間 | t _{TDOD} | _ | _ | 40 | ns | |



バウンダリスキャン TCK タイミング 図 5.86




図 5.87 バウンダリスキャン TRST# タイミング




図 5.88 バウンダリスキャン入出力タイミング

付録 1. 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサス エレクトロニクスホームページの「パッケージ」 に掲載されています。




図 A. 177 ピン TFLGA (PTLG0177KA-A)




図 B. 176 ピン LFBGA (PLBG0176GA-A)




図 C. 176 ピン LQFP (PLQP0176KB-A)




図 D. 145 ピン TFLGA(PTLG0145KA-A)




図 E. 144 ピン LQFP (PLQP0144KA-A)




図 F. 100 ピン TFLGA (PTLG0100JA-A)




図 G. 100 ピン LQFP (PLQP0100KB-A)

RX64Mグループ 改訂記録

| 改訂記録 RX64M グループ データシート |
|------------------------|
|------------------------|

| D | 7: / | | 改訂内容 |
|------|------------|-------------|---------------------------|
| Rev. | 発行日 | ページ | ポイント |
| 0.90 | 2014.02.28 | _ | 初版発行 |
| 1.00 | 2014.07.31 | 特長 | |
| | | 1 | ■データ転送機能 変更 |
| | | 1. 概要 | |
| | | _ | FINEC(端子) 削除 |
| | | 2 | 表 1.1 仕様概要 (1 / 9) 変更 |
| | | 3 | 表 1.1 仕様概要 (2 / 9) 変更 |
| | | 6 | 表1.1 仕様概要 (5 / 9) 変更 |
| | | 7 | 表1.1 仕様概要 (6 / 9) 変更 |
| | | 8 | 表1.1 仕様概要 (7 / 9) 変更 |
| | | 9 | 表1.1 仕様概要 (8 / 9) 変更 |
| | | 10 | 表1.1 仕様概要 (9 / 9) 変更 |
| | | 16 | 図1.1 型名とメモリサイズ・パッケージ 変更 |
| | | 19 | 表 1.4 端子機能一覧 (2 / 8) 変更 |
| | | 20 | 表 1.4 端子機能一覧 (3 / 8) 変更 |
| | | 25 | 表1.4 端子機能一覧 (8 / 8) 注記を追加 |
| | | 2. CPU 追加 | |
| | | 3. アドレス空 | |
| | | 4. I/O レジスタ | 3 追加 |
| | | 5. 電気的特性 | 追加 |
| | | 付録 1. 外形寸 | 法図 追加 |

すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意 事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットの かかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス(予約領域)のアクセス禁止

【注意】リザーブアドレス(予約領域)のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス(予約領域)があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、 クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子 (または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定し てから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 2. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報 の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 3. 本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権 に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許 諾するものではありません。
- 4. 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
- 5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、

各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準: コンピュータ、OA機器、通信機器、計測機器、AV機器、

家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準:輸送機器(自動車、電車、船舶等)、交通用信号機器、

防災・防犯装置、各種安全装置等

当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(原子力制御システム、軍事機器等)に使用されることを意図しておらず、使用することはできません。 たとえ、意図しない用途に当社製品を使用したことによりお客様または第三者に損害が生じても、当社は一切その責任を負いません。 なお、ご不明点がある場合は、当社営業にお問い合わせください。

- 6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に 関して、当社は、一切その責任を負いません。
- 9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
- 10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にてご負担して頂きますのでご了承ください。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社がその総株主の議決権の過半数 を直接または間接に保有する会社をいいます。
- 注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。



ルネサスエレクトロニクス株式会社

■営業お問合せ窓口

http://www.renesas.com

※営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒100-0004 千代田区大手町2-6-2 (日本ビル)

■技術的なお問合せおよび資料のご請求は下記へどうぞ。 総合お問合せ窓口: http://japan.renesas.com/contact/